内容提要
问题
自动生成对FPGA硬件描述语言(VHDL) -在循环DUT的I / O问题“* * HDL解析器错误:XX行:“附近vector_of_std_logic_vector32”,发现不支持的数据类型“vector_of_std_logic_vector32”“万博1manbetx
我有一个仿真软件模万博1manbetx型相当复杂(众多)输入和输出。当前设置组这些连接器…
5年前| | 0 0的答案
自动生成对FPGA硬件描述语言(VHDL) -在循环DUT的I / O问题“* * HDL解析器错误:XX行:“附近vector_of_std_logic_vector32”,发现不支持的数据类型“vector_of_std_logic_vector32”“万博1manbetx
我有一个仿真软件模万博1manbetx型相当复杂(众多)输入和输出。当前设置组这些连接器…
