MathWorks今天宣布，随着MATLAB和Simulink产品系列的2019b版的发布，万博1manbetxVision HDL工具箱包括本机多像素流媒体支持，可在FPGA上处理高帧速率（HFR）和高分辨率视万博1manbetx频。视频、图像处理和FPGA设计工程师在处理4k或8k视频以及分辨率为240fps或更高的视频时，可以加快行为和实现权衡的探索和模拟。万博 尤文图斯
设计用于实时处理高分辨率和HFR视频的FPGA的工程师，这些应用包括工业检测、医疗成像、智能、监视和监控 侦察（ISR）在满足吞吐量、资源利用率和功耗目标方面面临挑战。Vision HDL Toolbox提供可并行处理4或8像素的块，底层硬件实现会自动更新，以支持具有指定并行性的模拟和代码生成。此功能可帮助硬件工程师协作ate与图像和视频处理工程师合作，在高抽象级别上探索和模拟视觉处理硬件行为。通过将HDL编码器添加到该设计工作流中，工程师可以生成可合成、优化的独立目标 VHDL或Verilog 直接从经过验证的高级模型中编写代码。万博1manbetx
MathWorks首席产品营销经理杰克·埃里克森（Jack Erickson）表示：“在FPGA、ASIC和SoC设备上实现视觉处理算法需要在吞吐量和资源利用率之间进行巧妙的权衡，而4k、8k和高帧速率视频更是增加了这一挑战。”。“探索解决方案空间并在高抽象级别进行模拟有助于工程师在提交注册传输级别（RTL）之前更快地在体系结构上聚合.Vision HDL Toolbox及其自带的每时钟多像素处理自动实现所有细节，因此工程师可以专注于开发满足其要求的硬件就绪算法。”
Vision HDL Toolbox提供用于在FPGA、ASIC和SoC设备上设计和实现视觉系统的像素流算法。它提供了一个设计框架，支持多种接口类型、帧大小和帧速率。Toolbox中的视频和图像处理算法模型硬件实现包括延迟、控制信号和线路缓冲区万博1manbetx
工具箱算法被设计成在VHDL 和Verilog (使用HDL编码器)中生成可读、可合成的代码。生成的HDL代码是fpga证明的帧大小高达8k分辨率和HFR视频。
Vision HDL Toolbox R2019b可在全球立即使用。欲了解更多信息，请访问:mathworks.com/s manbetx 845products/vision-hdl.
