通过基于模型的设计，Faraday加快了SIP开发，减少了NAND Flash控制器ECC引擎门计数57%

挑战

加快SoCs和asic的发展

解决方案

使用MathWorks工具进行基于模型的设计，以加速系统级模拟、提高系统性能并缩短投放市场的时间

结果

  • 模拟速度快了200倍
  • 吞吐量性能提高了15%
  • 登机人数减少了57%

Simul万博1manbetxink环境是探索系统级架构的理想环境。仿真速度比我们之前的工作流程快了200倍——Simulink模型可以很容易地转换为C语言和HDL代码，这使得它具有很高的可伸缩性和可重用性。”万博1manbetx

肯•陈法拉第
Faraday在SoC上的硅IP。

许多集成电路制造商依赖于硅知识产权(SIP)供应商的系统芯片(SoC)和应用特定的集成电路(ASIC)设计。对于SIP设计人员来说，内存控制器代表了一个机会和一个挑战:一个机会，因为每个微处理器子系统都需要一个内存控制器;这是一个挑战，因为内存控制器是复杂的设计，需要不断增强以支持大量的内存设备。万博1manbetx如果像Faraday Technology Corporation这样的SIP提供商减少其设计的门数并缩短内存控制器和其他模块的开发周期，最终为其客户降低成本，那么它们将获得竞争优势。

Faraday采用MathWorks工具进行基于模型的设计，以加速SIP开发，探索系统级设计替代方案，并改进工程师之间的沟通。

“万博1manbetxSimulink是一个集成、模拟和探索设计架构的优秀环境，”Faraday的ESL方法经理Ken Chen说。“使用Sim万博1manbetxulink，我们可以执行基于周期的模拟，比RTL模拟快200倍，这使我们能够快速确定最佳设计配置，并更快地将产品推向市场。”s manbetx 845
法拉第NAND闪存控制器的错误纠正代码(ECC)引擎状态图。

挑战

在Faraday的开发工作流程中，工程师创建设计模块，他们可以快速配置和组装成集成的系统级模型。在过去，这些模块是用SystemC、c++或Verilog手工编码的®。当内存控制器标准改变时，模块必须重新编码。手工编码不仅需要时间，而且模块常常必须被移植到另一种语言中，以便在专用的仿真平台上进行RTL仿真。

当法拉第的模块包括离散时间交互，模拟本身是缓慢的。例如，为双数据速率(DDR)内存或闪存控制数据流的模块必须采用复杂的通信协议并管理大量数据。对这些模块的模拟被证明非常缓慢，以至于Faraday不得不限制设计迭代和测试。工程师们几乎没有时间进行优化，而是为最坏的情况进行设计，这导致了次优的设计，有更多的gata，成本也比必要的高。
各种条件下的系统性能图。更快的模拟使法拉第能够执行更多的设计迭代，并实现更好的系统优化和性能。

解决方案

Faraday的工程师利用MATLAB建立了一个新的工作流程®,仿万博1manbetx真软件®,Stateflow®对他们的系统级设计进行建模和模拟，并使用Simulink Coder™和HDL Coder™从他们的模型生万博1manbetx成代码。

在Simulink和S万博1manbetxtateflow中，工程师们为多个设计模块建模，包括DDR和flash控制器的有限状态机(FSMs)。他们在Simulink中进行了大量的仿真，以确保模型在一系列配置下的循环精度。万博1manbetx他们使用MATLAB对模型进行统计分析。

在架构设计阶段，Faraday的工程师评估了不同的模块组合，并尝试了不同的参数值。他们利用模拟结果来优化和改进设计。Chen说:“Stateflow使得工程师可以很容易地在易于理解的抽象层次上，就复杂的控制器设计进行详细的交流。”

作为RTL仿真的一个更快的替代方案，Faraday的工程师使用Simulink编码器从他们的模型生成C代码。万博1manbetx这段C代码提供了程序员对设计的看法，可以集成到许多虚拟平台解决方案中，用于软件开发和系统级架构研究。万博 尤文图斯

在实现阶段，Faraday的工程师使用HDL编码器从相同的Simulink模型自动生成HDL代码，以集成到他们的RTL仿真中，而不是手动编码他们的设计。万博1manbetx这个工作流程使得法拉第能够缩短他们的设计过程，因为他们从架构设计转向基于fpga的原型。

Faraday已经完成了DDR和flash控制器项目，并按时向客户交付了SIP设计。工程团队的定位是通过重用和调整他们现有的模型来加速未来内存控制器项目的开发。
门数优化的结果。Faraday工程师通过研究系统在各种条件下的性能，满足性能要求，去除冗余元件，优化门数。

结果

  • 模拟速度快了200倍。使用Simulink和Stateflow对系统级模型的模拟比类似的RTL模拟快2万博1manbetx00倍。因此，Faraday完成了更多的设计迭代，并快速确定了最优参数和配置。

  • 吞吐量性能提高了15%。万博1manbetxSimulink仿真揭示了遗留设计中的低效性——特别是仲裁者和先进先出机制。Faraday的工程师没有重新设计整个系统，而是专注于这些组件，很快将吞吐量提高了15%。通过采用基于模型的新DDR控制器设计，Faraday将系统性能提高了33%以上。

  • 登机人数减少了57%。在过去，缓慢的模拟和紧凑的时间表限制了设计迭代，并迫使法拉第只针对最坏的情况进行设计。通过使用MATLAB、Sim万博1manbetxulink和Stateflow，他们应用统计误差模型并评估了系统在名义和最坏情况下的性能。然后他们可以做出明智的权衡决定，将一个项目的总门数减少57%。

s manbetx 845产品使用

了解更多关于法拉第技术公司

展示你的成功

加入客户参考计划

开始