主要内容
确认
使用HDL测试台，COSIMUTION或FPGA-IN-LOOP的生成HDL码的模拟和验证
您可以使用HDL测试台，Cosimulation（需要HDL Verifier™）或FPGA-In-Loop（需要HDL验证程序）来验证生成的代码。
FPGA-In-Loop（FIL）仿真允许您运行Simulink万博1manbetx®或matlab.®使用FPGA板模拟与本软件严格同步。使用Workflow Advisor中的FIL时，HDL Coder™使用已加载的设计来创建HDL代码。看FPGA in-in-Loop（HDL验证者）。
话题
HDL测试工作台
什么是HDL代码生成的MATLAB测试台，要求和最佳实践。
指定测试台时钟使能切换速率。
使用指定的仿真工具模拟从测试台的测试向量模拟生成的HDL设计。
HDL编码器将DUT刺激和来自MATLAB或SIMULINK仿真的引用数据写入数据文件（万博1manbetx.DAT.）。
描述MATLAB到HDL工作流程
削皮
设置HDL Cosimulation（HDL验证者）
要将HDL代码与MATLAB或SIMULINK DESIGNIATIMINGSIGUTIO万博1manbetxMUTION CUTSIZUTED：
从MATLAB自动验证生成的HDL代码（HDL验证者）
使用生成的Cosimulation脚本验证生成的HDL代码。
相关信息
特色例子
您还可以从以下列表中选择一个网站：
