快速原型使用HDL编码器
ESA-马蒂Turtinen和JoonasJärviluoma，诺基亚
本讲座介绍一个高级综合（HLS）的工作流程，在诺基亚使用的无线通信的SoC的知识产权（IP）的快速原型。该演示介绍了ASIC和表现出良好的设计实践针对HLS的设计和FPGA原型的工作流程。该演示还研究与HDL编码器™在工作流程中，可能出现的问题和解决方案，以克服这些问题HDL代码生成。万博 尤文图斯所述工作流HLS检查一个示例设计，秤和限制IQ-数据的功率。此演示文稿显示了在FPGA环境设计的验证。它集中于评估使用和工作流程针对SoC中的快速原型HDL编码器HLS的好处。
其他资源
相关视频和网络研讨会
您还可以选择从下面的列表中的网站：