视觉HDL工具箱
为fpga和asic设计图像处理、视频和计算机视觉系统
Vision HDL Toolbox™提供像素流算法,用于fpga和asic上的视觉系统的设计和实现。它提供了一个设计框架,支持一组不同的接口类型、帧大小和帧速率。万博1manbetx工具箱中的图像处理、视频和计算机视觉算法使用适合于HDL实现的体系结构。
工具箱算法被设计成在VHDL中生成可读、可合成的代码®和Verilog®(高密度脂蛋白编码器™)。生成的HDL代码经fpga验证,适用于高达8k分辨率的帧大小和高帧率(HFR)视频。
工具箱功能可作为MATLAB®函数,系统对象™和Simulink万博1manbetx®块。
开始:
处理每时钟多个像素
通过指定4或8像素的并行流,以FPGA时钟速率处理4k、8k或高帧率视频。底层硬件实现会自动更新,以支持具有指定并行度的模拟和代码生成。万博1manbetx
内置硬件数据管理
使用Vision HDL Toolbox块自动管理流输入数据,如控制信号、感兴趣区域(ROI)窗口和行缓冲器。使用HDL Coder为建模和模拟的控件功能生成VHDL或Verilog RTL。
带有实时视频输入的原型平台
原型您的视觉处理应用程序,下载Xilinx的Vision HDL工具万博1manbetx箱支持包®Zynq®的硬件以及使用HDL编码器和嵌入式编码器®从MATLAB或Simulink实现生成代码。万博1manbetx
生产部署
使用HDL Coder从硬件子系统模型生成高质量的、与目标无关的RTL和axis接口。
基于FPGA的视觉处理
观看这个五部分的视频系列,介绍了关键概念和工作流的目标视觉应用到fpga的原型和生产。