Xilinx FPGA和Zynq SoCs
在Xilinx设备上建模、验证和编写算法
领域专家和硬件工程师使用MATLAB®和仿真软万博1manbetx件®开发用于部署在Xilinx上的原型和生产应用程序®FPGA与Zynq®SoC器件。
使用MATLAB和Simulin万博1manbetxk，您可以：
- 在系统级对硬件架构进行建模
- 在不写任何代码的情况下对FPGA或SoC进行编程
- 使用MATLAB和Simulink产品模拟和调试FPGA或SoCs manbetx 845万博1manbetx
- 为FPGA或SoC集成生成产品HDL和C代码
“我们在我们的领域拥有丰富的经验，但在FPGA集成方面经验很少。Simulink和HDL编码器使我们能够专注于为我们的产品设计智能算法，而不是如何在特定的FPGA上运行这些算法。”万博1manbetx
Boris Van Amerongen, Orolia
建模与仿真
万博1manbetx基于模型的设计的Simulink使您能够减少Xilinx FPGA和Zynq SoC应用程序的开发时间，方法是在高层对硬件实现建模并在系统上下文中进行模拟。你也可以量化定点以更有效地利用资源，或生成合成器本机浮点HDL更容易升级程序FPGA．
生成可合成的VHDL®或Verilog®直接从HDL ready Simulink和MA万博1manbetxTLAB功能块获取，用于以下应用程序：信号处理，无线通信，电机与功率控制,图像/视频处理．
用于DSP的Xilinx系统发生器和Xilinx模型作曲家将特定于xilinx的块添加到Simulink，用于系统级仿万博1manbetx真和硬件部署。您可以将System Generator块与本机Simulink块集成到一起以生成HDL代码。万博1manbetx
SoC Blockset™让您分析硬件-软件交互的性能Zynq UltraScale+ MPSoC和RFSoC器件，包括内存的使用和调度/操作系统效果。
在同一设计中混合浮点和定点操作。这个三角运算是使用标准Xilinx FPGA资源在浮点中实现的。
在Xilinx Zynq SoC软件定义无线电平台上运行的无线应用程序原型，并在MATLAB和Simulink中进行实时分析。万博1manbetx
基于FPGA和Zynq soc平台的原型设计
要开始原型设计，您可以下载万博1manbetx支持包以预先配置的Xilinx FPGA和Zynq soc为基础的无线实况评估平台为目标软件定义无线电，无刷直流电动机控制，视频和图像处理有现场摄像机输入，或者深度学习推理处理。然后，HDL Coder将指导您完成直接从Simulink编程FPGA或SoC的步骤，而无需编写HDL代码。万博1manbetx
您可以从多种技术中选择，直接从MATLAB和Simulink调试FPGA原型。万博1manbetx您可以插入IP到:读或写axis寄存器以及在MATLAB和板载存储器之间传输大信号或图像文件;捕获数据从内部信号到FPGA在MATLAB中进行分析;或者在运行的评估工具上测试算法FPGA-in-the-loop使用MATLAB或Simulink测试台万博1manbetx。
探索产品s manbetx 845
生产集成的HDL和IP核生成
大多数块支持HDL代码生成特性万博1manbetx高密度脂蛋白块属性它允许您指定自定义硬件实现选项，如管道插入、资源共享和RAM映射。HDL代码生成设置使您能够全局自定义优化、重置样式、时钟启用、命名约定等。再加上在Simulink中设计实现架构的能力，您可以完全控制万博1manbetx速度和面积优化用于Xilinx FPGA和Zynq SoC器件。
你可以在Vivado中生成可读的合成RTL，用于与非算法内容集成®．如果你安装Zynq的HDL编码万博1manbetx器支持包，然后您可以生成一个使用各种axis协议与Arm通信的IP核心包装器®处理器和其他设备的IP。你可以使用嵌入式编码器®万博1manbetxZynq支持包生成驱动程序和应用软件，对Arm应用处理器进行编程。
报告从生成的HDL和IP核。IP核心生成报告显示了设计输入和输出到axis寄存器和协议的映射。
让我们知道我们可以如何帮助你
联系我们进行定制评估，并根据您的需要获取定价。
在FPGA上部署5G NR无线通信
阅读白皮书以了解完整的工作流程。
