“编写VHDL很繁琐，手写的代码还需要验证。使用Sim万博1manbetxulink和HDL Coder，一旦我们模拟了模型，我们可以直接生成VHDL和FPGA原型。这节省了大量时间，生成的代码包含了一些我们没有想到的优化。”
弗朗茨Prianon, Semtech
无线射频接收器用于一系列应用，包括无线安全系统、工业监控、抄表和家庭自动化。在过去，半导体供应商主要使用模拟设计来制造这些接收器。如今，供应商正在向数字和混合信号设计过渡，以降低功耗，并简化与其他组件的集成。
Semtech的工程师们正在扩展他们对MathWorks工具的使用，以便将基于模型的设计过渡到数字平台。多年来，工程师们用MATLAB建模并生成了滤波器的HDL代码®和滤波器设计HDL编码器™．在他们最近的项目中，他们使用了Simulink万博1manbetx®和HDL编码器™生成硬件描述语言(VHDL)®为整个设计。
Semtech的集成电路设计工程师Frantz Prianon说:“手写VHDL没有任何优势。“有了Sim万博1manbetxulink和HDL编码器，我们就有了一个系统模型。我们模拟它，所以我们知道它是可行的。我们从它生成代码，所以我们可以使用一个模型直到项目结束。这是一项重要的能力，因为我们确信我们实施的设计符合设计要求。”
Semtech工程师需要开发一个数字接收机链，用于使用低中频结构的频移键控(FSK)和最小频移键控(MSK)解调。在项目的前期研究阶段，他们希望对性能、功耗和布局面积等多个设计理念进行评估。为每个设计备选方案编写VHDL将会非常耗时，这限制了团队可以考虑的备选方案的数量。
除了原型阶段，Semtech的工程师还想改进他们传统的产品代码开发工作流。Prianon说:“在我们对系统建模以确保它们满足要求后，我们使用VHDL重新实现它们，并在一个新的工具中重新运行模拟。”“我们总是有可能引入错误，而且我们永远不能确定模型与新的VHDL代码完全对应。”
Semtech使用MathWorks工具进行基于模型的设计，以快速探索和评估设计思想，生成产品VHDL代码，改善工程团队之间的协作，并加快FSK和MSK解调数字接收机链的开发。
在预研阶段，Semtech工程师根据系统规范在Simulink中创建了一个浮点模型。万博1manbetx他们用的是“通讯工具箱”的积木™对信道中的噪声进行建模，并实现FSK和MSK解调。
使用信号处理工具箱™DSP系统工具箱™，一位工程师设计和分析了级联积分器梳(CIC)和有限脉冲响应(FIR)数字滤波器，而另一位工程师使用Simulink开发了sigma-delta模数转换器(ADC)、锁相环(PLL)和整个系统的其他部分。万博1manbetx
一旦数字接收机链的不同部分被模拟出来，工程师们就共享他们的Simulink模型，以验证他们的组件设计在系统集成之前能够协同工作。万博1manbetx
工程师通过仿真来验证设计，并使用通信工具箱中的误码率计算模块来计算误码率。
与定点设计师™在美国，他们将设计从浮点转换为定点表示，并用于进行位真模拟。
Semtech工程师使用HDL Coder从Simulink模型生成完整的接收机链VHDL。万博1manbetx为了验证VHDL，他们使用了HDL验证器™来共同模拟他们的Simulink设计万博1manbetx导师图形®,®模拟器．
Semtech目前正致力于接收器链的ASIC实现。
原型创建速度快50%．Prianon说:“当我们自己编写VHDL时，创建一个FPGA原型很容易就需要两个月的时间。使用Simu万博1manbetxlink和HDL Coder，我们消除了每个模块繁琐的手工编码，并在几周内创建原型。”
验证时间从几周减少到几天．Prianon回忆道:“在之前的项目中，我们至少要花两周时间编写测试平台来验证我们的VHDL。“使用HDL验证器，我们可以运行协同仿真，测试模型中的多个临界点，并验证VHDL，通常不到一天。”
提供了优化的、性能更好的设计．基于模型的设计使Semtech能够将开发时间从需求缩短到tape-out大约33%。“我们用节省下来的时间改进了设计，”Prianon说。MathWorks工具使我们能够探索更多的替代方案和新特性，并最终交付更优化、性能更好的设计。”
加入客户参考计划
你也可以从以下列表中选择一个网站: