在FPGA上原型化设计可以高速处理真实世界的输入,但由于缺乏内部信号的可见性,在出现问题时进行调试是极其困难的。FPGA Data Capture in HDL Verifier™使您能够定义FPGA中的信号来探测,并自动生成连接FPGA板到MATLAB所需的组件®或仿真万博1manbetx软件®分析信号。使用一个音频设计示例,结合Logic Analyzer了解此功能的实际应用。
记录:2017年3月8日
您也可以从以下列表中选择一个网站:
选择中国网站(中文或英文)以获得最佳网站表现。其他MathWorks国家网站不适合从您的位置访问。