20:51视频长度为20:51。
快速原型使用HDL编码器
Esa-Matti Turtinen和Joonas Järviluoma,诺基亚
本报告介绍了用于诺基亚无线通信SoC知识产权(IP)快速原型的高级合成(HLS)工作流。介绍了asic的设计和FPGA原型工作流程,并介绍了针对HLS的良好设计实践。本报告还研究了使用HDL Coder™生成HDL代码,工作流程中可能出现的问题,以及克服这些问题的解决方案。万博 尤文图斯通过一个扩展和限制智商数据能力的示例设计来检查HLS工作流。本演示展示了在FPGA环境下对设计的验证。它集中于评估针对soc快速原型的HDL Coder HLS工作流的使用和好处。
记录时间:2016年4月21日
您也可以从以下列表中选择一个网站:
如何获得最佳的网站性能
选择中国站点(中文或英文)以获得最佳站点性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。