杰克·埃里克森,MathWorks
功能验证通常是ASIC和FPGA项目的瓶颈,而测试台的创建是其中的很大一部分。SystemVerilog DPI组件生成在HDL Verifier™中直接导出MATLAB®功能和仿真软件万博1manbetx®可以轻松插入SystemVerilog验证环境的模型。
这个例子从MATLAB中的图像处理设计开始,为其编写模型非常复杂,并且需要高性能的仿真。使用HDL验证器生成SystemVerilog DPI组件,使用Synopsys VCS在通用验证方法(UVM)环境中使用®和Synopsys Verdi®调试。
你也可以从以下列表中选择一个网站:
选择中国网站(中文或英文)以获得最佳网站性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。