优化
资源使用、时钟速度、芯片面积,延迟
滤波器设计高密度脂蛋白编码器™提供滤波器优化选项来提高硬件的速度或区域生成的HDL代码的实现。默认的过滤器的实现是与乘数包括完全并行体系结构。使用这些优化高密度脂蛋白修改滤波器的实现:
管道寄存器,看到改善与流水线的过滤性能。
部分或全部串行架构——看到的速度与面积权衡。
分布式算术(DA)体系结构——看到分布式算法的FIR滤波器,
规范签署数字(CSD)或分解CSD技术-看CSD乘数系数的优化。
功能
hdlfilterdainfo |
滤波器架构分布式算法信息 |
hdlfilterserialinfo |
系列过滤器体系结构的分区信息 |
属性
| 高密度脂蛋白优化性能 | 优化速度或HDL代码生成 |
主题
指定并行、串行部分系列,过滤器和级联架构。了解造成这些选择优化的权衡。
使用分布式算法实现高效multiply-accumulate FIR滤波器的电路。
描述了体系结构级联滤波器的选择:串行、并行分布式算术和。
使用规范签署数字(CSD)或分解CSD技术优化乘数操作。
优化你的过滤速度通过生成代码生成管道寄存器。
全局优化以及如何处理数值优化HDL代码和原始设计之间的区别。
设计一个优化的冷杉过滤器,过滤器生成Verilog代码,验证Verilog代码与生成的试验台。
