主要内容

深度学习处理器IP核心的系统集成

Generate the deep learning (DL) processor IP core by using HDL Coder™ and Deep Learning HDL Toolbox™. Integrate the generated deep learning (DL) processor IP core into your system design manually or by using HDL Coder and IP core generation workflow

您可以通过以下方式将深度学习处理器IP核心集成到您的系统中

  • 生成和集成DL处理器IP核心 - 通过使用深度学习HDL工具箱来生成通用的深度学习处理器IP核心。生成的深度学习处理器IP核心是具有标准AXI4接口的通用HDL编码器IP核心。您可以将生成的通用DL IP核心集成到您的Vivado中®or Quartus®design.

    Accelerate the integration of the generated DL processor IP core into your system design by:

    • 在生成的IP核心报告中读取AXI4寄存器地图。AXI4寄存器允许MATLAB®或其他XI4 Master devices to control and program the DL processor IP core.

    • 使用编译器生成的外部内存缓冲区分配。

    • Formatting the input and output external memory data.

    手动整合通用DL处理器IP核心

  • Reference design based DL Processor IP core integration—Generate a generic deep learning processor IP core by using Deep Learning HDL Toolbox. Integrate the generated deep learning processor IP core into your custom reference design by using HDL Coder. See创建自定义硬件平台(HDL Coder)。您可以在simulink中设计预处理和后处理的DUT逻辑万博1manbetx®或MATLAB，并使用HDL编码器IP核心生成工作流程将预处理和后处理逻辑集成到深度学习处理器。

    基于参考设计的深度学习处理器IP核心集成

    使用MATLAB在深度学习处理器IP核心上运行您的自定义深度学习网络，并从您的集成系统设计中检索深度学习网络预测结果。

职能

展开全部

dlhdl.workflow Configure deployment workflow for deep learning neural network
编译 编译工作流对象
部署 将指定的神经网络部署到目标FPGA板
predict 在指定目标设备上部署的神经网络的部署网络和配置文件速度进行推断
hdlcoder.ReferenceDesign 参考设计注册对象，描述SOC参考设计
registerDeepLearningMemoryAddressSpace 添加内存地址空间为参考设计
registerDeepLearningTargetInterface 添加并注册目标接口
dialAtereDectedSignfordEreplearning 在参考设计对象中检查属性值

Topics

生成和集成DL处理器IP核心

基于参考设计的DL处理器IP核心集成