FPGA硬件验证
使用MATLAB连接FPGA板®和仿真软万博1manbetx件®用于硬件设计的验证和调试
这些特性提供了FPGA板与Simulink或MATLAB中的仿真之间的连接。万博1manbetx
fpga -in- loop (FIL)使您能够运行与Intel上运行的HDL设计同步的万博1manbetxSimulink或MATLAB仿真®,微芯片或Xilinx®FPGA板。
FPGA数据捕获是当设计在FPGA上运行时观察来自设计的信号的一种方法。它根据您的配置和触发器设置从FPGA捕获信号数据窗口,并将数据返回到MATLAB或Simulink。万博1manbetx
AXI管理器提供了从MATLAB或Simulink访问实时板上内存位置的功能。万博1manbetx您必须在FPGA设计中包含AXI管理器IP。
要使用这些功能,您必须下载硬件支持包并设置您的FPGA板。万博1manbetx有关更多信息,请参见下载FPGA板支持包万博1manbetx而且硬件设置指南.
类别
- FPGA-in-the-Loop
在实际硬件中测试设计 - FPGA数据捕获
从现场FPGA捕获信号数据 - AXI经理
从MATLAB或Simulink访问FPGA板上的AXI从属存储器万博1manbetx - 自定义FPGA板定义
为FPGA验证项目创建板定义文件