如果你设计的硬件对于5 g无线应用程序,您需要验证根据标准的硬件功能。如何创建兼容标准波形,更好的是,你如何创建它们与参数测试不同的场景?
5 g的MATLAB工具箱提供了兼容标准函数和实例的建模、仿真和验证5 g的通讯系统,以确保他们符合3 gpp 5 g的新收音机(NR)标准。
在这里,我将展示如何重用什么审稿算法工程师开发新无线电波形生成5 g SystemVerilog验证。需要多长时间来学习5 g的规范和代码在SystemVerilog波形?
5 g工具箱里有一些很好的波形生成的例子,您可以使用开始,像这一个。但往往在算法开发中,测试和算法不分区。
5 g无线HDL工具箱包含硬件设计IP,与测试使用这个5 g的长椅工具箱功能和已经结构化,NR HDL细胞搜索参考。这个设计搜索最强的细胞ID,这意味着它执行OFDM解调和识别最主要和次要同步信号。
波形生成的大部分在这个函数,产生块模式情况下b .试验台补充道在频率偏移和噪声,使其更具代表性的你会收到在空气中。我要把这些功能主要功能,通过这些参数作为输入,所以当我使用SystemVerilog中的组件可以使用相同的刺激和扫描参数信噪比、频率偏移,并设置一个不同的案例B细胞ID。这是硬编码的,我可以参数化,但我保持现在这个简单。
这是结束的主要功能,我增加了频率偏移和噪音。另一件我做的是将它转换为定点。在MATLAB是双精度浮点默认类型,但定点RTL设计的输入。
高密度脂蛋白验证器生成该组件的产品。它调用MATLAB编码器生成C代码,并构建链接到的一切SystemVerilog模拟。所以它将运行在任何SystemVerilog模拟器。
命令dpigen,我需要定义数据类型的输入分布,可以求出输出驱使他们的代码。
但是当我开始运行这个命令,我得到一些错误。MATLAB是一种解释语言,很宽容的数据类型,所以我不得不做一些修正的C代码生成,例如如果一个变量被分配复杂数据,初始化复杂的数据。和C代码生成不允许您将元素添加到结构在你开始阅读,所以有几个补丁。但总体来说这些编辑相当小。
现在我可以生成组件,看看被创建。它生成所有必需的C代码构建功能,makefile构建它,它构建了DLL。如果您需要一个不同的平台上编译,您可以使用makefile。它还生成一些SystemVerilog代码显示如何使用组件。
它需要初始化处理,重置行为,当启用,它调用函数的每个posedge时钟。对于这种情况,请注意,函数输出通常整个波形的MATLAB代码如何工作,但是这意味着我可能不想说这个,我只会叫一次然后禁用它。
我创建了一个简单的试验台,这里没有什么特别的。它实例化RTL设计,这也是产生的无线HDL工具箱IP。这里我只是SystemVerilog DPI生成实例化。这是一个非常简单的测试bench-it只是一个重置,DUT设置一些参数,然后加载波形。这里就是一个调用后禁用DPI。然后遍历,拿出一个样本的一次完整的波形。
你也可以有MATLAB和C代码动态生成样本如果您希望使用更少的内存,可以稍长一些的运行时间。
我已经编制了DUT,这是为我的小testbench做文件。这里的关键是,我也需要一定要编译生成的SystemVerilog和链接DLL当启动模拟器。
这需要一段时间来模拟,所以我会跳到海浪。输入信号,波形参数和数据本身。在本设计的硬件被调用两个,我只是运行第一遍,寻找PSS检测。这个reportValid表示PSS相关性检测的,如果我放大其中之一,有相关结果,扫清了门槛,PSS0。
你也可以从MATLAB生成检查组件或仿真软件,甚至可以从模型生成UVM。万博1manbetx但这里我只想关注波形。
总体这花了一两个小时的工作,甚至可能会被更快如果我有合作与MATLAB代码的开发人员一起生活。但是这是一个非常快速和有效的方式来生成可参数化的SystemVerilog组件生成5 g的新收音机兼容标准波形来验证你的5 g的硬件设计。
