HDL编码器支持包X万博1manbetxilinx的FPGA板
生成HDL代码赛灵思开发板
HDL编码器™支持包赛万博1manbetx灵思®FPGA开发板使IP核生成和FPGA交钥匙工作流程，以支持赛灵思FPGA程序。万博1manbetx该IP核生成和FPGA交钥匙工作流可以帮助你映射你的算法的I / O接口板上，生成HDL代码，并合成生成的代码。HDL编码器还提供了与赛灵思Vivado集成®或的赛灵思ISE合成生成的代码为比特流，你可以直接下载到Xilinx的FPGA开发板。
安装和配置
安装和使用与支持的第三方工具和硬件安装支持包万博1manbetx
硬件软件协同设计基础
了解软硬件协同设计工作流程以及如何使用工作流顾问在FPGA板上运行的算法
自定义IP核生成
通过您的DUT HDL IP核部署管理局注册默认的系统参考设计或定制的参考设计
定制电路板和参考设计
定义和注册自定义参考设计或定制电路板为Xilinx FPGA
部署
创建比特流包含用户程序并将其下载到FPGA硬件
您还可以选择从下面的列表中的网站：
