维特比译码器
使用维特比算法解码卷积编码数据
- 库:
无线HDL工具箱/错误检测和纠正
描述
的维特比译码器block使用基于ram的回溯实现解码卷积编码的数据。维特比译码广泛应用于LTE标准TS 36.212中[1]以及其他前向纠错(FEC)应用,如无线网络(802.11a/b/g/n/ac)、数字卫星通信、数字视频广播(DVB)、IEEE 802.16和HiperLAN。为了支万博1manbetx持这些标准中的任何一种,该块接受约束长度为3到9的卷积码,码率为1/2到1/7,并提供连续、终止和截断模式。该模块提供了适合于HDL代码生成的体系结构和接口。
该块通过提供可选的万博1manbetx擦除输入端口。您可以使用Depuncturer块来在穿孔的样本流中插入中性值,并生成擦除信号。
的维特比译码器块接受输入样本作为硬决策二进制值或软决策对数似然比(LLR)。每个样本都是一个列向量,其长度取决于编码方案。第一个波形显示连续操作模式,输入样本的签名4位数据,使用默认块参数。的回溯深度是32
.该块在148个时钟周期后返回第一个解码输出数据样本。解码延迟为4倍回溯深度+约束长度+ 13个有效输入周期。
第二个波形显示在终止操作模式下的三帧。输入是无符号的4位样本,块使用网格(7,[171 133 112])。的回溯深度是32
.输入和输出ctrl总线扩展到显示它们的三个控制信号。每个输入的延迟ctrl.开始
输出ctrl.开始
也是148个时钟周期。
总线上的控制信号指示每个样本的有效性和帧的边界。若要将矩阵转换为样本流和相应的控制信号,请使用帧到样本块或whdlFramesToSamples
函数。有关流示例接口的完整描述,请参见流式采样接口.
港口
输入
输出
参数
模型的例子
算法
参考文献
[1] 3gpp ts 36.212。“多路复用和信道编码。”第三代伙伴计划;技术规范集团无线接入网;改进通用地面无线电接达(E-UTRA).URL:https://www.3gpp.org.
[2]霍维茨,M.和R.布劳恩。维特比解码器中回溯幸存者内存管理的通用设计技术1997年南非通信和信号处理专题讨论会论文集: 63 - 68。皮斯卡塔韦,新泽西州:IEEE, 1997。
[3]熊志明、西格尔、昂格伯克、塔帕尔。Viterbi算法中度量归一化的VLSI架构IEEE国际通信会议,包括超级通信技术会议:卷4。1726 - 728。纽约:IEEE, 1990。