硬件设计通常从Simulink中的系统和算法设计开始万博1manbetx®和MATLAB®，然后手动编写用于实现的详细硬件描述语言（HDL）表示FPGA还是ASIC硬件
手动编写低级HDL限制了硬件设计团队探索不同体系结构的范围，增加了引入的bug数量，并限制了将算法重新用于其他项目的能力。
HDL编码器™ 从Simulink和MATLAB自动生成可合成的Verilog或VHDL代码，用于实现硬件设计。在这种方法中，系统算法和硬件设计工程师万博1manbetx可以合作探索更广阔的解决方案空间并且消除了手动编写HDL的容易出错的任务。因此新应用获得在数字硬件中实现算法的性能和功耗优势。此外，从高级模型自动生成HDL代码使其更易于重用代码对于其他项目。
请参见下面的典型示例工作流程硬件设计中的显示算法。
从MATLAB或Simulink开始的硬件设计工作流程。生成可合成的VHDL或Verilog HDL万博1manbetx以实现FPGA或ASIC硬件。
有关更多信息，请参阅HDL编码器.
