领域专家和硬件工程师使用MATLAB®和仿真软万博1manbetx件®开发在Xilinx上部署的原型和生产应用程序®FPGA和Zynq®SoC设备。
使用MATLAB和Simulin万博1manbetxk,您可以:
- 在系统级建模硬件体系结构
- 编程您的FPGA或SoC无需编写任何代码
- 使用MATLAB和Simulink产品模拟和调试FPGA或SoCs manbetx 845万博1manbetx
- 生成用于FPGA或SoC集成的生产HDL和C代码
“我们在我们的领域有丰富的经验,但在FPGA集成方面的经验很少。万博1manbetxSimulink和HDL Coder使我们能够专注于为产品设计智能算法,而不是如何在特定的FPGA上运行这些算法。”
鲍里斯·范·阿莫隆根,奥罗拉亚
使用MATLAB与Xilinx fpga和Zynq soc
建模与仿真
万博1manbetxSimulink for Model-Based Design使您能够减少Xilinx FPGA和Zynq SoC应用程序的开发时间,通过在高层次上建模硬件实现并在系统上下环境中进行模拟。你也可以量化到定点(30:45)为了更有效地使用资源,或生成可合成的本机浮点(9:19)HDL更容易fpga程序.
HDL Coder™生成可合成的VHDL®或Verilog®直接从HDL-ready Simulink和MA万博1manbetxTLAB函数块的应用程序,如信号处理,无线通信,电机及电源控制,图像/视频处理.
用于DSP的Xilinx系统生成器而且Xilinx模型编写器将特定于xilinx的块添加到Simulink中,用于系统级万博1manbetx仿真和硬件部署。您可以将System Generator块与本机Simulink块集成以生成HDL代码。万博1manbetx
SoC Blockset™允许您分析硬件-软件交互的性能Zynq UltraScale+ MPSoC和RFSoC器件,包括内存的使用和调度/操作系统的影响。
探索产品s manbetx 845
基于FPGA和Zynq soc平台的原型设计
要开始创建原型,可以下载万博1manbetx支持包针对预先配置的Xilinx FPGA和Zynq基于soc的实时评估平台软件定义无线电,无刷直流电机控制,视频和图像处理与现场摄像输入,或深度学习推理处理。HDL Coder然后指导您完成直接从Simulink编程FPGA或SoC的步骤,而无需编写HDL代码。万博1manbetx而不是写Verilog testbench或者一个硬件描述语言(VHDL) testbench,您还可以使用MATLAB和Simulink测试平台验证您的HDL代码万博1manbetx高密度脂蛋白cosimulation.万博1manbetx支持的模拟器包括Siemens EDA的ModelSim™和Questa™,Cadence®Xcelium®以及Xilinx Vivado®高密度脂蛋白模拟器。
您可以从多种技术中选择,直接从MATLAB和Simulink调试您的FPGA原型。万博1manbetx您可以将IP插入到:读取或写入AXI寄存器(40)在MATLAB和机载存储器位置之间传输大信号或图像文件;捕获数据从内部信号到FPGA进行MATLAB分析;或者在一个正在运行的评估工具包上测试你的算法FPGA-in-the-loop(2:52)使用MATLAB或Simulink测试平万博1manbetx台。
用于生产集成的HDL和IP核生成
支持HDL代码生成特性的大多数块万博1manbetxHDL块特性允许您指定自定义硬件实现选项,如管道插入、资源共享和RAM映射。HDL代码生成设置允许您全局自定义优化、重置样式、时钟启用、命名约定等。与在Simulink中设计实现架构的能力一起,您可以完全控制万博1manbetx速度和面积优化Xilinx FPGA和Zynq SoC设备。
您可以生成可读的可合成的RTL,以便与Vivado中的非算法内容集成®.如果你安装了Zynq的HDL C万博1manbetxoder支持包,然后你可以生成一个IP核包装器,它使用各种AXI协议与Arm通信®处理器和其他设备IP。您可以使用嵌入式编码器®万博1manbetxZynq的支持包生成驱动程序和应用软件,对Arm应用处理器进行编程。
探索产品s manbetx 845