3t，モデルベスデザンを使用してロボット緊急ブレキシステムを開発

3 tのお客様である,半導体製造装置を生産するオランダの主要なメーカーには,ブレーキシステムに関する厳しい要件がありました。被害が甚大な衝突の可能性を回避するために,制御システムは,ロボットを破損させずにミリメートルの精度で0.5秒以内にロボットを停止する必要がありました。最初に3 tもお客様も,これらの要件を満たすブレーキシステムの設計が可能なのかどうか見出せずにいました。

クリンルムでのテストや実機やプロトタプでの作業には費用がかかります。さらに，実機によるブレ，キシステムのテストでは，高価な装置が破損する可能性がありました。このため，3tのエンジニアはハドウェアの初期実装の前にブレキ設計を検証する必要がありました。以前のプロジェクトで行ったようにvhdl^®コードをハンドコーディングすると,プロジェクトの後半のクリーンルームでのテストおよびデバッグに時間がかかりすぎることを認識していました。

3 tは,MATLAB万博1manbetx仿真软件およびHDL编码器™でモデルベースデザインを使用して,SCARA緊急ブレーキシステムコントローラーの設計および実装を行いました。

半導体製造会社は3 tのエンジニアチームに万博1manbetx仿真软件で作成されたロボットのメカモデルを提供しました。

3 tチームは万博1manbetx,仿真软件で作成した基本的なコントローラーモデルと,Simscape电气™で作成された電気のモデルの2つのモデルを追加してこのメカモデルを完成させました。次に,完成したシステムモデルをシミュレーションして,モデルおよび初期のシミュレーション結果をお客様と共有しました。この交換により，お客様はメカモデルを改善し，コントロ，ラ，の強化を提案する機会が得られます。

3 tチームは,設計の実行可能性が確認されるまで,コントローラーモデル万博1manbetxを仿真软件で改善および改良し続けて,数十個のシナリオおよびパラメーター感度をシミュレーションしました。

大部分のFPGAは,制御アルゴリズムを固定小数点実装することにより最も効率的に動作するため,定点设计师™を使用してコントローラーモデルの固定小数点表現を開発し,語長およびスケーリングを決定する際の参考としました。

次に,万博1manbetx仿真软件のモデル参照機能を使用して,システムモデルの浮動小数点コントローラーモデルを固定小数点のバージョンに置き換えて,シミュレーションを使用して固定小数点の実装を検証しました。

また,高密度脂蛋白编码器を使用して,固定小数点コントローラーモデルからアルゴリズムである硬件描述语言(VHDL)コードを生成しました。

高密度脂蛋白校验™を使用して,FPGAベンダーのサードパーティIPコアを自分たちの設計に統合し,导师图形^®ModelSim^®を使用してvhdlコドの検証のためのテストベンチを生成しました。

ハードウェアの初期テストの次に,モデルを改良し,追加のシミュレーションを実行してこの修正内容をテストして,最終的なブレーキシステムの硬件描述语言(VHDL)コードを再生成しました。これが現在，お客様が量産環境で使用しているものです。

3 tのエンジニアは,ラピッドプロトタイピングおよびハードウェアインザループテストのために,3 tの新しいSoCマルチインターフェイス開発ボードである薄荷でモデルベースデザインを使用して,同様のプロジェクトを完了しています。

• クリンルムでの時間を数週間から数日に短縮。“モデルベースデザインを使用すると,作成した設計の大半を開発の初期段階で検証でき,欠陥のない硬件描述语言(VHDL)を生成できました。とvan der Meer氏は述べています。結果として，クリ，ンル，ムでは，数週間ではなく数日かかるだけでした。ブレキシステムは初回のテストでほぼうまく機能していたので，必要なのは小さな調整だけでした。」
• 直前の要件変更を迅速に実装。最終テスト時に，最大減速の制限に関する新しい要件が発生しました。とvan der Meer氏は述べています。S万博1manbetximulinkで，パルス幅変調を使用してこの要件に対応する方法が見かりました。万博1manbetx仿真软件およびHDL编码器を使用すると,数日中にソリューションを実装でき,プロジェクトが失敗に向かって進むことを回避できました。」
• 複雑なバグを1日で解決。“好ましくない設計ロジックのバグに直面しましたが,この特定と修正に何か月とは言わないまでも数週間は容易に費やすことになる可能性がありました。とvan der Meer氏は述べています。“私たちは,ログに記録されたデータをMATLABで解析し,このデータを万博1manbetx仿真软件シミュレーションで再生することで,問題を迅速に診断しました。修正をモデルに実装し，vhdlを再生成すると，次の日には更新版の準備が整っていました。」