主要内容
HDL代码生成
用MATLAB生成HDL代码®和模拟万博1manbetx®
要在FPGA或ASIC上实现DSP设计，可以使用HDL Coder™或过滤器设计HDL Coder™。两种产品都s manbetx 845会产生可合成和便携式VHDL®和Verilog®代码，并生成VHDL和Verilog测试台，用于快速模拟，测试和验证生成的代码。
HDL编码器-生成代码从Simulink或MATLAB万博1manbetx设计。这种支持包万博1manbetx括过滤器、数学和信号操作，以及其他针对资源使用和性能进行优化的算法，例如FFT HDL优化那IFFT HDL优化,NCO HDL优化块。有关如何使用HDL编码器生成HDL代码的基本示例，请参阅用于FPGA的可编程FIR滤波器。
过滤器设计HDL编码器- 从MATLAB过滤器设计生成代码。您可以使用生成HDL用户界面或使用命令行选项访问代码和测试台面生成功能。这些功能也与过滤器设计器应用程序集成。有关如何使用过滤器设计HDL编码器生成HDL代码的示例，请参阅HDL Butterworth Filter.滤波设计HDL编码器。
在Simulink或MATLAB中调试您的设计，请万博1manbetx使用逻辑分析仪波形查看器。
万博1manbetx模型可视化工具
| 逻辑分析仪 | 随着时间的推移，可视化，测量和分析过渡和状态 |
职能
generatehdl. |
为量化DSP滤波器生成HDL代码（需要过滤器设计HDL编码器） |
话题
在Simulink库浏览器和文档中支持HDL代万博1manbetx码生成的块的过滤器。万博1manbetx
为过滤系统对象生成HDL代码滤波设计HDL编码器
了解从过滤系统对象生成HDL代码的细节。
选择HDL代码生成参数以控制速度与区域折衷的速度施工。
选择资源共享和管道优化选项。
选择一个支持基于框架的输入的块来生成HD万博1manbetxL代码。
使用逻辑分析仪可视化可编程FIR滤波器的多个信号。
特色例子
您还可以从以下列表中选择一个网站：
