滤波器设计HDL编码器
고정소수점필터를위한HDL코드생성
滤波器设计高密度脂蛋白编码器™는MATLAB®으로설계된고정소수점필터를FPGA또는ASIC에서구현하기위해합성가능하고이식가능한硬件描述语言(VHDL)®및Verilog®코드를생성합니다。생성된코드의시뮬레이션,테스트및검증을위한硬件描述语言(VHDL)및Verilog테스트벤치를자동으로생성합니다。
시작하기:
滤波器设计高密度脂蛋白编码器™는DSP系统工具箱™와통합되어단일화된설계및구현환경을제공합니다。MATLAB®커맨드라인이나DSP系统工具箱에서过滤器设计师앱또는过滤器Builder앱을사용하여필터를설계하고硬件描述语言(VHDL)및Verilog코드를생성할수있습니다。
滤波器设计高密度脂蛋白编码器에대한설계입력은양자화된필터이며,다음과같은두가지방법으로생성할수있습니다。
滤波器设计高密度脂蛋白编码器는다음을비롯한여러중요한필터구조를지원합니다。
이산시간유한임펄스응답(杉木)——대칭,비대칭,전치구조포함
2차섹션형(SOS)무한임펄스응답(IIR)——디렉트폼I, II및전치구조포함
멀티레이트필터中投公司(级联integrator-comb)보간기및간축기,디렉트폼冷杉및전치冷杉다상보간기및간축기,冷杉유지및선형보간기,冷杉다상샘플레이트변환기구조포함
분수지연필터-法罗구조포함
滤波器设计高密度脂蛋白编码器는다단멀티레이트및이산시간필터로부터HDL코드를생성할수있습니다。이러한각각의싱글레이트및멀티레이트필터구조는고정소수점및부동소수점(배정밀도)실현을지원합니다。冷杉구조는이에더해부호없는고정소수점계수도지원합니다。
滤波器设计앱또는过滤器Builder앱에서고정소수점필터를위한硬件描述语言(VHDL)또는Verilog코드를생성할수있습니다。이들앱중하나로HDL코드를생성할때구현아키텍처를지정하고,포트데이터유형을선택하고,파이프라인레지스터를삽입하는등의동작을수행하도록HDL생성옵션을설정할수있습니다。그밖에도필터HDL설계의테스트벤치를생성및구성하는옵션을사용할수있습니다。
滤波器设计高密度脂蛋白编码器는옵션설정또는속성이름과속성값쌍을바탕으로양자화된필터의필터및테스트벤치HDL코드를생성합니다。이러한설정을통해다음을수행할수있습니다。
- 언어요소에이름지정
- 포트파라미터지정
- 고급HDL코딩기능사용
모든속성에는디폴트설정이있습니다。滤波器设计与分析앱또는过滤器Builder앱으로설정을조정하여HDL출력값을사용자지정할수있습니다。앱을사용하여다음과관련된속성을설정할수있습니다。
- 高密度脂蛋白언어사양
- 파일이름및위치사양
- 리셋사양
- 高密度脂蛋白코드최적화
- 테스트벤치사용자지정
硬件描述语言(VHDL)또는Verilog테스트벤치를생성하여생성된HDL코드를시뮬레이션및테스트할수있습니다。이에더해高密度脂蛋白校验™를사용하여万博1manbetx®코시뮬레이션블록을생성하여仿真软万博1manbetx件에서실행되는동작필터모델및테스트를节奏®敏锐的®및Xcelium™시뮬레이터또는导师®ModelSim®및,®시뮬레이터에서실행되는자동생성된HDL에연결할수있습니다。코시뮬레이션은생성된HDL코드의결과와仿真软件에万博1manbetx서실행되는동작필터모델의결과를직접비교하여필터설계를간편하게검증할수있도록지원합니다。이러한통합을바탕으로MATLAB및仿真软件의万博1manbetx고급분석및시각화기능을적용하여필터설계의HDL구현을테스트,디버그및검증할수있습니다。