Stateflow
상태기계와순서도를사용의한사결정로직모델링시뮬레시뮬레이션
Stateflow®는상태전이다이어그램,순서도,상태전이표및진리표가포함된그래픽언어를제공합니다。Stateflow를사용하여MATLAB®및알고리즘과仿真万博1manbetx软件®이모델이입력신호,벤트및시간기반조건에어떻게반응하는지설명할수있습니다。
Stateflow를사용하면감시제어,작업일정예약,오류관리,통신프로토콜,사용자인터페이스및하이브리드시스템을설계하고개발할수있습니다。
Stateflow를사용하면仿真万博1manbetx软件모델내블록으로시뮬레이션하거나MATLAB내객체로실행할수있는조합과순차결정로직을모델링할수있습니다。그래픽애니메이션을사용하면실행중에로직을분석하고디버깅할수있습니다。편집시간과런타임검사는구현하기전에설계의일관성과완전성을보장합니다。
시작하기:
免费互动课程
Stateflow斜坡弯道
그래픽으로상태머신설계하기
전이로연결된상태와접합점을그리면서상태머신을그래픽으로구축합니다。순서도표기법,仿真万博1manbetx软件서브시스템,MATLAB코드및진리표를사용하여함수를작성할수도있습니다。
보일러온도제어시스템의로직을정의하는Stateflow다이어그램。이다이어그램은그래픽함수(오른쪽)를사용하여히터시스템(왼쪽)에서호출되는유틸리티알고리즘을구현합니다。
순서도설계하기
전에연결된전이를그려순서도를작성。图案向导를통해자주사용로직되는로직흐름패턴을작성할수순서도를사용하여상태간전이로직을설계할수있습니다。
테이블을통한로직설계
Stateflow의진리표를사용하면출력이현재입력에만의존할때仿真软件에서로직万博1manbetx을모델링할수있습니다。상태전이표는仿真万博1manbetx软件에서상태머신을모델링하기위한구조화된환경을제공합니다。
결함탐지알고리즘에서올바른센서판독을선택하는로직을구현하는진리표。
디버깅状态流차트
Stateflow디버깅기능을통해차트실행을상세히실행할수있습니다。중단점을설정하고데이터값을모니터링하며상태다이어그램의여러함수를순차적으로실행할수있습니다。
Stateflow의시뮬레이션데이터시각화옵션。왼쪽상단:특정신호를비교하기위한模型数据检查万博1manbetx;왼쪽하단:데이터분석을위한사용자지정MATLAB인터페이스,오른쪽:특정상태비교를위한仿真软件信号选择器万博1manbetx
재사용가능차트차트
상태및전이동작에서MATLAB언어의모든기능을사용하는독립형Stateflow차트를만듭니다。이러한차트를상태머신과타이밍로직이필요한응용프로그램의MATLAB객체로사용합니다。
상태머신및타이밍로직
Stateflow를사용하여텍스트로구현하기어려운상태머신과타이밍논리를그래픽으로설계하여MATLAB응용프로그램개발을가속화합니다。
Stateflow응용프로그램배포
Stateflow차트객체가포함된MATLAB응용프로그램을만들어Stateflow가필요없이이를공유합니다。
Stateflow차트객체를포함하는MATLAB응용프로그램을Stateflow가없는사용자와공유합니다。
주기적및연속적스케줄링
Stateflow에서조건기반,이벤트기반및시간기반로직을모델링하여주기적또는연속적방식으로仿真软件알고리즘을호출할수있万博1manbetx습니다。컴포넌트의실행을조정하여실시간환경의스케줄링을시뮬레이션합니다。
Stateflow의로직을모델링하여仿真软万博1manbetx件MATLAB및알고리즘을주기적또는연속적으로호출할수있습니다。
시간연산자
이벤트기반및시간기반연산자과(및后持续时间같은)를사용하여자신의타이머와카운터를만들고유지관리할필요없이이벤트카운트,경과시간및노이즈없는신호를기반으로상태전이로직을지정할수있습니다。
설계검증하기
extensflow를다른s万博1manbetximulink제품과함께사용하여하여사항에맞춰설계를검증합니다。
- 万博1manbetx仿真软件需求™에서에서놓기를사용하여extenfl객체에직접사항을을연결
- 万博1manbetx模型检查™를사용하여상태다이어그램이표준을준수하는지확인합니다。
- 万博1manbetx仿真软件覆盖™를사용하여하여모델과생성된코드커버리지측정항목수집수집
- 万博1manbetx仿真软件设计校验™를사용하여설계오류를탐지하고테스트벡터를생성합니다。
- 万博1manbetx仿真软件测试™를사용하여시뮬레이션기반테스트를개발,관리및실행합니다。
模型切片机를사용하여활성로직을강조표시합니다。
코드생성하기
임베디드시스템에서Stateflow로직을구현하기위한코드를생성합니다。
- 万博1manbetxSimulink Coder™를사용하여仿真万博1manbetx软件및Stateflow모델에서C와c++코드를생성합니다。
- 高密度脂蛋白编码器™로FPGA및ASIC설계용硬件描述语言(VHDL)및Verilog코드를생성합니다。
- 万博1manbetx仿真软件PLC编码器™를사용하여plc및pac에iec 61131-3구조화된텍스트를합니다합니다합니다합니다합니다。
Stateflow로직을구현하는코드를생성합니다。
