高密度脂蛋白编码器
FPGA및ASIC설계용硬件描述语言(VHDL)및Verilog코드생성
高密度脂蛋白编码器는MATLAB®함수,仿万博1manbetx真软件®모델,Stateflow®차트로부터이식과합성이가능한Verilog®및硬件描述语言(VHDL)®코드를생성합니다。생성된HDL코드를FPGA프로그래밍또는ASIC프로토타이핑과설계에사용할수있습니다。
高密度脂蛋白编码器는Xilinx®,Microsemi®,英特尔®FPGA프로그래밍을자동화하는워크플로어드바이저를제공합니다。高密度脂蛋白아키텍처와(49:42)구현관련설정을제어하고,크리티컬패스(关键路径)를모델내에서강조표시하거나,하드웨어리소스사용량을추정할수있습니다。高密度脂蛋白编码器를이용하면생성된Verilog및硬件描述语言(VHDL)코드万博1manbetx와仿真软件모델을비교해가며추적할수있어서做- 254또는기타표준을준수하는고무결성어플리케이션의코드를검증할수있습니다。
시작하기:
고수준하드웨어설계
高密度脂蛋白코드로변환가능한300개가넘는仿真万博1manbetx软件블록,MATLAB함수,Stateflow차트중에서선택하여서브시스템을설계합니다。설계결과의하드웨어동작을시뮬레이션해보고,아키텍처를탐색한다음합성가능한硬件描述语言(VHDL)또는Verilog를생성합니다。
펄스감지알고리즘의하드웨어아키텍처。
특정供应商에의존하지않는타겟팅
다양한실장워크플로와FPGA、ASIC、SoC디바이스에활용할수있는합성가능한RTL을생성합니다。같은모델을프로토타입과양산코드생성에재사용합니다。
효율적이면서도특정供应商에의존하지않고,합성가능한RTL을생성하여다양한FPGA、ASIC또는SoC장치에배포할수있습니다。
생성된HDL코드는소스모델및요구사항과링크됩니다。
하드웨어개발과정을더욱빠르게
더빠른하드웨어개발과정하나의환경안에알고리즘과하드웨어설계를통합함으로써,고품질의시스템설계에더욱효율적으로집중할수있게됩니다。워크플로의초기단계에서하드웨어구현이알고리즘제약조건에미치는영향에대해파악할수있습니다。
워크플로의초기단계에서하드웨어실장를고려한상세정보를알고리즘에추가하십시오。
더욱최적화된설계
RTL을구현하기전에다양한하드웨어아키텍처와고정소수점양자화옵션에대해탐색합니다。고수준합성최적화는로직,DSP, RAM등의디바이스리소스에효율적으로매핑됩니다。
다양한구현옵션을빠르게탐색합니다。
조기검증
워크플로초반에시스템수준에서디지털,아날로그,소프트웨어기능을시뮬레이션하고,디바이스에실장을목표로단계적으로모델을개선하여통합합니다。테스트스위트(套件)를관리하고테스트커버리지를측정하며,컴포넌트를생성하여RTL검증을시작할수있도록합니다。
고수준기능을검증하고디버그하며,RTL검증을위한모델을생성합니다。
FPGA프로토타입보드에서무선통신알고리즘을테스트합니다。
실시간시뮬레이션및테스트
高密度脂蛋白워크플로어드바이저를이용하여Speedgoat의프로그래밍가능한FPGA的I / O모듈을타겟팅하고,万博1manbetx仿真软件实时™을이용하여시뮬레이션합니다。네이티브부동소수점高密度脂蛋白코드생성을이용하면높은정밀도의프로토타이핑을간단하게할수있습니다。
高密度脂蛋白워크플로어드바이저를사용하여Speedgoat FPGA的I / O보드를타게팅합니다。
무선통신
실제신호또는캡처한신호를이용하여시스템레벨알고리즘을설계하고,하드웨어아키텍처를추가하거나서브시스템과无线HDL工具箱™에있는블록들을재사용합니다。사전에구성된소프트웨어기반무선통신(SDR)플랫폼또는커스텀타겟하드웨어에실장합니다。
무선통신알고리즘을위한하드웨어아키텍처구현。
부동소수점모터제어알고리즘으로부터HDL을생성합니다。
비디오및이미지처리
비전프로세싱알고리즘의스트리밍하드웨어구현을모델로한视觉HDL工具箱™블록과서브시스템으로부터효율적인RTL을생성합니다。SoC Blockset™로메모리및소프트웨어트랜잭션지연을모델링하여알고리즘을개선합니다。
高密度脂蛋白최적화비디오및이미지처리블록。
边境플랜트모델링
복잡한Simscape™边境(半)플랜트모델을FPGA신속제어프로토타이핑시스템에서실행시켜실시간으로시뮬레이션하십시오。Simscape HDL워크플로어드바이저를이용하여Speedgoat FPGA的I / O모듈을자동으로프로그래밍하십시오。
Simscape플랜트모델을변환하여Speedgoat FPGA的I / O보드에배포。
하드웨어설계
스트리밍데이터에효율적인알고리즘을개발합니다。高密度脂蛋白로코딩할수있는仿万博1manbetx真软件블록,커스텀MATLAB함수블록,Stateflow차트를이용하여하드웨어아키텍처세부정보를추가합니다。
고정소수점양자화를자동화하거나네이티브부동소수점을합성하거나,두방법을조합하여사용하십시오。
프로토타이핑과검증
左移位검증을적용하여조기에버그를제거하고,시스템전체에필요한대로하드웨어기능을확보하십시오。高密度脂蛋白校验™를이용하여MATLAB및仿真软件万博1manbetx에서직접FPGA프로토타입을디버그하고,컴포넌트를생성하여RTL검증속도를높이십시오。
고수준기능을검증하고,생성된HDL을仿真软件에万博1manbetx연결된FPGA에서시뮬레이션한후,모델을생성하십시오。
米姆용AXI4-Stream
다중입력/출력채널을갖IP코는어생성
고대역폭AXI마스터
AXI4마스터데이터포트에서최대512비트의IP코어생성
Simscape半实物
다중Simscape네트워크에서HDL생성
난독처리된HDL생성
임의식별자이름을갖는일반텍스트HDL코드생성
GSPS(Gigasample每秒)NCO
고속응용분야를위해HDL최적화된NCO에서프레임기반출력값생성(DSP系统工具箱필요)
가변中投데시메이션인자
中投데시메이터HDL최적화블록의입력값으로데시메이션인자지정(DSP系统工具箱필요)
이기능과그에상응하는함수에대한세부정보는릴리스정보를참조하십시오。
MATLAB用于FPGA、ASIC、SoC开发
领域专家和硬件工程师使用MATLAB®和仿真软万博1manbetx件®开发用于在FPGA、ASIC和SoC设备上部署的原型和生产应用程序。
