高级综合是将设计的高抽象级描述转换为寄存器传输级（RTL）描述的过程，用于输入到传统设计ASIC与FPGA实现工作流程。此高级设计描述可以使用多种方法表示，具体取决于高级合成工具，而生成的RTL则表示为可合成的Verilog®或VHDL®.
通过高抽象级别的工作，硬件设计师可以专注于在满足其项目需求的硬件体系结构上下文中开发功能。因为很多ASIC与FPGA设计从MATLAB中的算法开始®和Sim万博1manbetxulink®，这些是执行此操作的自然环境设计和核查。
通过高级综合，硬件设计人员可以在没有实现细节的情况下专注于高级，从而可以轻松地调整更改、跨项目重用和提高生产效率功能验证.
高级合成确实需要一些硬件架构细节，例如并行性、一些适当的计时概念和硬件数据类型，这些通常是固定的。大多数高级合成用户依赖于图形环境（如Simulink）来可视化体系结构和数据流。一些高级合成产品，如HDL编码器™ 提供万博1manbetx自动定点转换甚至RTL的实现本机浮点操作。
硬件设计师还可以使用：
- HDL编码器™从Simulink和MATLAB自动生成可合成的Verilog或VHDL代码，以实现硬件设计万博1manbetx
- 定点设计师™要分析浮点模拟，请提出固定点数据类型以适应模拟期间的精度和范围，并管理应用建议或调整的固定点类型的过程
- HDL验证器™验证来自高级合成的HDL实现（RTL或作为网表）是否在功能上正确实现了描述算法的MATLAB代码或Simulink模型万博1manbetx
- 万博1manbetxSimulink验证、确认和测试产品s manbetx 845将测试套件自动化、正式验证、覆盖率和需求验证添加到高级设计和验证中
