吉兰维卡塔拉马尼尼,Mathworks
在本网络研讨会中,您将学习如何利用HDL编码器探索设计选择调整到特定的速度和区域约束。使用HDL编码器,您可以调用多种优化功能,允许您共享硬件资源,以便为降低的区域占地面积和功能,允许您向设计流管,以提高设计的时钟频率。
MathWorks工程师将展示HDL编码器的最新增强功能,它可以启用迭代工作流程,以探索从Simulink模型,MATLAB代码和StateFlow图表生成合成的Verilog和VHDL时探索速度/区域设计空间。万博1manbetx
我们将讨论以下主题:
关于演示者:Girish Venkataramani是团队领先HDL优化和HW / SW Co-Design组。自2007年以来,他一直在研究HDL编码器产品,是编译器基础架构和HDL(速度/区域)优化框架的首席架构师。在加入MathWorks之前,Girish致力于涉及不同的C-To-HDL编译工具的几个研究问题。他掌握了一个博士学位。在来自卡内基梅隆大学的电气和计算机工程中,他在异步C-to-HDL编译器中探讨了性能分析和优化问题。他持有一个美国。加州大学河畔计算机科学。
记录:2014年1月30日
您还可以从以下列表中选择一个网站:
选择中国网站(以中文或英文)以获取最佳网站性能。其他MathWorks国家网站未优化您的位置。