本演示文稿介绍了高级合成(HLS)诺基亚使用的无线通信知识产权(IP)快速原型制作的工作流程。演示文稿介绍了ASIC的设计和FPGA原型制作工作流程,并介绍了针对HLS的良好设计实践。该演示文稿还使用HDL Coder™研究HDL代码生成,工作流程期间可能的问题以及解决这些问题的解决方案。万博 尤文图斯使用示例设计对HLS工作流进行检查,该设计缩放并限制了IQ-DATA的功能。该演示文稿显示了FPGA环境中设计的验证。它集中于评估HDL编码器HLS工作流的使用和优势,该工作流程针对快速的SOC进行原型制作。
该视频包括演示文稿的亮点。有关更多详细信息,请查看全长记录。