HDL代码生成

用MATLAB生成HDL代码^®和仿真软万博1manbetx件^®

要在fpga或asic上实现DSP设计，您可以使用HDL Coder™或Filter design HDL Coder™。这两个产品s manbetx 845产生合成和便携式VHDL^®和Verilog^®代码，并生成VHDL和Verilog测试台快速模拟，测试和验证生成的代码。

高密度脂蛋白编码器-生成代码从Simulink或MATLAB万博1manbetx设计。这种支持包万博1manbetx括过滤器、数学和信号操作，以及其他针对资源使用和性能进行优化的算法，例如FFT HDL优化，传输线HDL优化,NCO HDL优化块。有关如何使用HDL编码器生成HDL代码的基本示例，请参见可编程FIR滤波器的FPGA．
滤波器设计HDL编码器-从MATLAB滤波器设计生成代码。您可以使用Generate HDL用户界面或使用命令行选项来访问代码和测试工作台生成特性。这些特性也与Filter Designer应用程序集成。有关如何使用Filter Design HDL Coder生成HDL代码的示例，请参见高密度脂蛋白巴特沃斯滤波器滤波设计HDL编码器．

在Simulink或MATLAB中调试您的设计，请万博1manbetx使用逻辑分析仪波形查看器。

万博1manbetx模型可视化工具

逻辑分析仪

可视化、度量和分析随时间变化的转换和状态

功能

generatehdl 为量化的DSP滤波器生成HDL代码(需要滤波器设计HDL编码器）

主题

找到支持HDL代码生成的块万博1manbetx

在Simulink库浏览器和文档中支持HDL代万博1manbetx码生成的块的过滤器。万博1manbetx

为过滤系统对象生成HDL代码滤波设计HDL编码器

了解从过滤系统对象生成HDL代码的细节。

高密度脂蛋白过滤器体系结构

选择HDL代码生成参数来控制滤波器架构中的速度和面积权衡。

过滤器的子系统优化

选择资源共享和管道优化选项。

高吞吐量HDL算法

选择一个支持基于框架的输入的块来生成HD万博1manbetxL代码。

使用逻辑分析仪可视化多个信号

使用逻辑分析仪可视化可编程FIR滤波器的多个信号。

特色的例子

可编程FIR滤波器的FPGA

硬件实现可编程FIR滤波器。通过使用主机接口将系数加载到内部寄存器中，可以将过滤器编程为所需的响应。

打开脚本

FPGA的多通道FIR滤波器

为硬件实现一个具有多个输入数据流的离散FIR滤波器。

打开脚本

用于FPGA的高吞吐量信道化器

通过使用多相滤波器组实现硬件的高吞吐量(gigassamples per second, GSPS)信道化。

打开脚本

利用FFT HDL优化块实现FFT

使用FFT HDL优化块来实现硬件的FFT。

打开脚本

用HDL语言实现数字下变频器的滤波器链

使用DSP系统工具箱™和定点设计器™设计一个三级、多速率、定点滤波器，实现数字下变频器(DDC)的滤波器链，以满足全球移动系统(GSM)规范。

打开脚本

优化的定点FIR滤波器

优化定点FIR滤波器。优化可以参考滤波器响应的特性，如阻带衰减或实现特定规格所需的比特数。这种功能对于以具有大量特定字长可配置系数的硬件为目标的用户特别有用，并且/或通常在asic和fpga上找到的情况下，有很大的设计空间需要探索。为了优化不同的asic或fpga，硬件设计者通常可以用更多的系数换取更少的比特，反之亦然。

打开脚本