社区概况

照片

道贾

MathWorks

2012年开始活跃

联系

我在MathWorks从事HDL验证产品的工作。

免责声明:这里发布的任何建议或观点都是我自己的，绝不反映MathWorks的观点。
专业兴趣:FPGA, HDL，信号处理，无线通信

统计数据

  • 知识三级
  • 第一次审查
  • 连续3个月
  • 复活2级
  • 知识水平2级
  • 第一个回答

视图徽章

内容提要

视图

回答
MATLAB作为AXI Master
请安装以下库:https://reference.digilentinc.com/lib/exe/fetch.php?tok=6ec654&media=http%3A%2F%2Ffiles…

4年前|

|接受

回答
MATLAB作为AXI Master
你能否提供更多信息?你的操作系统是什么?Windows还是Linux?你的MATLAB版本是什么?你能…

4年前|

回答
MATLAB作为AXI Master
如果您使用的是KC705，那么它应该可以工作。你是怎么给FPGA编程的?有一个板上USB-JTAG端口使用…

4年前|

回答
ModelSim - MATLAB协同仿真没有运行!!
首先，我们需要确定ModelSim是32位还是64位。最简单的检查方法是查看ModelS的标题…

4年前|

|接受

回答
当选择“协同仿真模型”和“SystemVerilog DPI测试台”时，HDL Coder仿真工具的问题
我们支持Viv万博1manbetxado模拟器在某些情况下，但不是所有情况下。例如，vivado模拟器是支持在MAT…万博1manbetx

5年前|

回答
如何使用simulin万博1manbetxk与modelsim，当ipcore涉及?
问题是您需要首先编译xilinx模拟库。然后在编译中引用这些库…

5年前|

回答
关于自定义fpga板开发
Hi Sai, Genesys 2板实际上与KC705有很大不同:# KC705使用Marvell以太网PHY芯片，而Genesys…

5年前|

回答
与FIL编程的以太网连接问题
你能手动ping单板吗?如果有效，您可能可以忽略自动验证错误。你应该能够运行FPG…

5年前|

|接受

回答
与FIL编程的以太网连接问题
我假设您正在使用SGMII模式进行连接。在这种情况下，这个问题的答案可能会有帮助:https://ww…

5年前|

回答
从HDL编码器下载位文件到Zynq
如果你知道你的FPGA编程文件的位置，你总是可以使用Vivado来编程FPGA。此外，还有一个MATLAB u…

5年前|

|接受

回答
Linux操作系统下FIL过程中未检测到FPGA
听起来FPGA编程失败。你需要确保FPGA编程之前是成功的，否则你是…

5年前|

回答
fpga在环中使用IP核生成工作流与参考设计?
Hi Igor，目前IP核生成工作流不支持fpga在环。万博1manbetx如果你想和…

5年前|

|接受

回答
filWizard: Altera Stratix IV GX 230 FPGA开发工具包验证期间的错误
我觉得你猜对了。我们确实在您的设置中使用了Altera以太SGMII到GMII IP。它需要一个额外的Alt…

5年前|

回答
FPGA在环中从MATLAB到FPGA的信号的最大频率?
是的，MATLAB和FPGA之间的数据交换速率约为1K样本/秒到5K样本/秒，用于JTAG通信t…

5年前|

|接受

回答
FPGA在环中从MATLAB到FPGA的信号的最大频率?
对于fpga在环，您可以设置您设计的时钟频率。这是在filWizard中完成的，如果您使用自己的co..

5年前|

回答
当我用HDL验证器从我的vhdl代码生成一个matlab系统对象时，我如何使用vhdl泛型?
使用FPGA-in-the- loop，一旦生成了FPGA编程文件，泛型的值是固定的。你无法改变它……

6年前|

|接受

回答
是否有可能使用fpga in-the loop和Simulink测试具有多个时钟的HDL设计?万博1manbetx
fpga在环不支持多个异步时钟。万博1manbetx如果你所有的时钟都是同步的，也就是说，它们来自于……

6年前|

回答
日志含义fpga在环仿真时初始化RTIOStream库失败
当您测试电路板时，您需要勾选“在测试中包含FPGA电路板”复选框来进行完整的测试。否则，它将不会…

6年前|

|接受

回答
HDL验证器是否支持BEECube 万博1manbetxMiniBEE的fpga在环?
虽然对BEECube MiniBEE的HDL验证器支万博1manbetx持已经停止，但用户仍然可以在MiniBEE上运行fpga -in- loop…

7年前|

回答
Zedboard fpga在循环
有一个通用的教程://www.tianjin-qmedu.com/help/hdlverifier/examples/verify-hdl-implementation-of-pid-controller-u…

7年前|

回答
来自terasic的DE0-Nano-SoC板可以与使用以太网连接的HDL Coder FIL一起使用吗?
在Qsys中将以太网PHY芯片连接到FPGA结构上需要一些特殊的操作。目前不支持....万博1manbetx

7年前|

|接受

回答
fpga在环中转储VHDL代码以及向电路板提供数据吗?
在仿真过程中，FPGA-in- loop将数据作为输入提供给FPGA板，同时采集输出。我们孩子们…

7年前|

|接受

回答
没有FPGA板列出的HDL验证
嗨，自R2013a以来，FPGA在环的FPGA板定义已转移到硬件支持包中。万博1manbetx这让我们……

8年前|

|接受

回答
与HDL验证器和ModelSim Altera版本10.1d联合仿真
不幸的是，没有解决办法。最好的方法是使用HDL验证器支持的ModelSim版本之一，例如，Mode…万博1manbetx

8年前|

|接受

回答
如何用Altera DE2-115板做fpga在环仿真?
开关是问题所在。在HDL验证器文档中，它说FPGA板必须连接到主机目录…

9年前|

回答
在运行fpga在环时的s函数错误，FIL向导
这看起来是一个问题在FIL块。也许你可以检查连接到FIL块的信号(数据类型和尺寸)…

9年前|

回答
Xilinx Series 7支万博1manbetx持
目前HDL验证器支持Kintex-7设备系列和万博1manbetxKC705板。VC707板使用完全不同的以太网接口…

9年前|

|接受

回答
对于configuremodeling sim，它不配置所选择的modelsim
configmodelsim自2009a以来一直处于弃用状态，并于2012a完成移除。请避免使用这个…

9年前|

回答
FIL向导给我一个奇怪的错误
这是一个已知的问题，在MATLAB 12b中已修复。

9年前|

|接受

回答
在进行HDL联合仿真时，是否可以使用ModelSim代码覆盖工具?
是的，它肯定是受支持的，但是您必须稍微修改万博1manbetx一下生成的TCL文件(这应该很容易)。有……

9年前|

|接受

加载更多