杰克·埃里克森,MathWorks
功能验证通常是ASIC和FPGA项目的瓶颈,而测试台的创建是其中的一个重要部分。HDL验证器中的SystemVerilog DPI组件生成™ 直接导出MATLAB®函数与Simulink万博1manbetx®可以轻松插入SystemVerilog验证环境的模型。
本例从MATLAB中的图像处理设计开始,该设计非常复杂,需要编写模型并进行高性能仿真。HDL Verifier用于生成SystemVerilog DPI组件,用于Synopsys VCS的通用验证方法(UVM)环境®仿真与Synopsys Verdi®调试。
您还可以从以下列表中选择网站:
选择中国站点(中文或英文)以获得最佳站点性能。其他MathWorks国家/地区网站未针对您所在地的访问进行优化。