主要内容

自定义参考设计

创建您自己的自定义参考设计,用于将生成的IP核集成到目标SoC设备、Speedgoat板或独立FPGA板中

您可以在MATLAB中创建自己的自定义参考设计®使用HDL Coder™将IP核集成到您的参考设计中。

全部展开

hdlcoder。董事会 板注册对象,描述SoC自定义板
hdlcoder。WorkflowConfig 配置HDL代码生成和部署工作流程
hdlcoder。ReferenceDesign 描述SoC参考设计的参考设计注册对象

功能

全部展开

socExportReferenceDesign 为HDL工作流顾问导出自定义参考设计
addExternalIOInterface 为板对象定义外部IO接口
addExternalPortInterface 为单板对象定义外部端口接口
addInternalIOInterface 新增并定义生成的IP核与现有IP核之间的内部IO接口
addAXI4MasterInterface 添加和定义AXI4 Master接口
addAXI4SlaveInterface 添加和定义AXI4从接口
addAXI4StreamInterface 添加AXI4-Stream接口
addAXI4StreamVideoInterface 添加axi4流视频接口
addClockInterface 增加时钟和复位接口
addCustomEDKDesign 指定赛灵思公司EDK MHS项目文件
addCustomQsysDesign 指定阿尔特拉转换频率项目文件
addCustomVivadoDesign 指定赛灵思公司Vivado导出块设计Tcl文件
addIPRepository 在自定义参考设计中包括来自IP存储库文件夹的IP模块
addParameter 为您的参考设计添加和定义自定义参数
validateReferenceDesign 检查参考设计对象中的属性值
validateBoard 检查board对象中的属性值
CallbackCustomProgrammingMethod 在Workflow Advisor中的Program Target Device任务期间执行的自定义回调函数的函数句柄
CustomizeReferenceDesignFcn 在HDL Workflow Advisor中设置目标接口任务之前执行的回调函数的函数句柄
EmbeddedCoder万博1manbetxSupportPackage 指定是否使用嵌入式编码器万博1manbetx支持包
PostBuildBitstreamFcn 在HDL Workflow Advisor中构建FPGA Bitstream任务后执行的回调函数的函数句柄
PostCreateProjectFcn 在HDL Workflow Advisor中创建项目任务后执行的回调函数的函数句柄
PostSWInterfaceFcn 自定义回调函数的函数句柄,在HDL工作流顾问中生成软件接口任务后执行
PostTargetInterfaceFcn 在HDL Workflow Advisor中设置目标接口任务后执行的回调函数的函数句柄
PostTargetReferenceDesignFcn 在HDL Workflow Advisor中设置目标参考设计任务后执行的回调函数的函数句柄

主题

委员会和参考设计注册系统

定义和登记板和参考设计的系统。

注册自定义板

定义自定义SoC板的接口和属性。在定义板之后,您可以使用HDL工作流顾问中的IP核生成工作流对其进行定位。

注册一个自定义参考设计

定义自定义SoC参考设计的接口和属性。在定义和注册参考设计之后,您可以使用HDL工作流顾问中的IP核生成工作流对其进行定位。

为自定义参考设计定义自定义参数和回调函数

了解如何为您的自定义参考设计定义自定义参数和自定义回调函数。

基于参考设计参数动态定制参考设计

控件来动态定制引用设计CustomizeReferenceDesignFcn方法。

定义并将IP存储库添加到自定义参考设计

了解如何创建IP存储库并将存储库中的IP模块添加到自定义参考设计中。

在参考设计中定义多个AXI主接口来访问DUT ax4从接口

了解如何在自定义参考设计中指定多个axis主接口以访问HDL DUT IP AXI4从接口。

生成带有多个AXI4流和AXI4主接口的HDL IP核

了解如何将DUT端口映射到多个AXI4- stream、AXI4- stream Video和AXI4 Master接口。

从SoC模型导出自定义参考设计(SoC Blockset)

使用socExportReferenceDesign函数从SoC Blockset™模型导出自定义参考设计。

故障排除

解决IP核生成和Simulink实时FPGA I/O工作流中的计时故障万博1manbetx

解决了基于vivado板的IP Core Generation Workflow或Simulink Real-Time FPGA I/O Workflow的Build FPG万博1manbetxA Bitstream步骤中的计时故障。

特色的例子