Fachexperten和Hardware-Ingenieure nutzen MATLAB®和仿真软万博1manbetx件®苏珥Entwicklung冯Prototypen——和Produktionsanwendungen nachfolgenden Bereitstellung FPGA,汪汪汪和SoC-Geraten冯英特尔®。
麻省理工学院的MATLAB和S万博1manbetximulink是Folgendes moglich:
- Systemebene Modellierung der Hardware-Architektur再见
- Programmierung我fpga奥得河soc, ohne代码写作祖茂堂得
- MATLAB仿真和调试冯fpga和soc麻省理工学院,和Simulink-Produkten万博1manbetx
- Generierung冯Produktionscode HDL C和毛皮死FPGA -奥得河SoC-Integration
„我们有zwar umfangreiche Erfahrung在unserem德国,但努尔begrenzte Erfahrung麻省理工学院der FPGA-Integration。麻省理工万博1manbetx学院的动态仿真模块和高密度脂蛋白编码器德国我们爹妈沃尔天改Entwurf智能Algorithmen毛皮unser Produkt konzentrieren anstatt darauf,是不是这Algorithmen auf einem bestimmten FPGA ausgefuhrt了。”
鲍里斯•范Amerongen Orolia
Nutzung冯MATLAB麻省理工学院Intel-FPGAs和soc
Modellierung和模拟
麻省理工万博1manbetx学院仿真软件毛皮das模型设计lasst西奇死Entwicklungszeit冯Anwendungen毛皮Intel-FPGAs和soc verkurzen, indem死Hardware-Implementierung auf静脉hohen Abstraktionsebene modelliert和丹im Systemkontext simuliert将。您可以在大约苏珥effizienteren RessourcennutzungFestkomma•莱克特说gemacht毛皮FPGA-Programmierung(30:45)-Quantisierungen vornehmen奥得河苏珥einfacherenFestkomma•莱克特说gemacht毛皮FPGA-Programmierung(30:45)synthetisierbarenFestkomma•莱克特说gemacht毛皮FPGA-Programmierung(30:45)-HDL-Code generieren。
毛皮Anwendungen是不是死Signalverarbeitung,drahtlose Kommunikation,Motorsteuerung和Leistungsregelung和死《图片报》——/ Videoverarbeitunggeneriert der HDL编码器™来自HDL-fahigen仿真软件——和万博1manbetxMATLAB-Funktionsblocken direkt synthetisierbaren硬件描述语言(VHDL)®——奥得河Verilog®代码。
DerDSP Builder为英特尔fpgaerweitert仿万博1manbetx真软件嗯Intel-spezifische Blocke和ermoglicht所以死模拟der Systemebene汪汪汪和死Bereitstellung毛皮硬件。DSP Builder-Blocke拉森西奇zudem毛皮死Generierung冯HDL-Code麻省理工学院nativen Simulink-Blocken i万博1manbetxntegrieren。
麻省民主党SoC Blockset™您能死Interaktion来硬,软件的皮毛Intel-SoCsanalysieren和那些Speicherauslastung和港口的军队das调度奥得河das Betriebssystem auftretende Effekte untersuchen。
Gleitkomma——和Festkomma-Operationen nebeneinander im gleichen Entwurf。这trigonometrische Berechnung,麻省理工学院窝mitgelieferten Ressourcen毛皮Intel-FPGAs als Gleitkomma-Operation implementiert。
在diesem Prototypen苏珥Bereitstellung进行Deep-Learning-Netzes auf静脉英特尔SoC-Plattform来自MATLAB艾罗fuhrt MATLAB-Anwendung一张Inferenz aus死去。
原型FPGA,汪汪汪和SoC-basierten Plattformen
毛皮的巢穴Einstieg das原型您能万博1manbetxSupport-Paketezum针对vorkonfigurierter FPGA——和SoC-basierter Evaluierungsplattformen冯英特尔herunterladen。Der HDL编码器fuhrt您anschließend direkt在仿真软件的军队死ein万博1manbetxzelnen Schritte苏珥Programmierung国际卫生条例fpga奥得河soc,您ohne dass欧什努尔一张Zeile HDL-Code写作得。
Zum调试冯fpga direkt来自MATLAB和Simulink模特大赛她verschi万博1manbetxedene Techniken苏珥Verfugung。您可以在IP einfugen麻省民主党您:AXI-Register革命和写作和große信号——奥得河Bilddateien来MATLAB On-Board-Speicherplatzen ubertragen;Daten内在Signale des FPGA erfassen在MATLAB analysieren和;奥得河古老Algorithmus auf einem Evaluierungskit testen能帮,das z麻省理工学院我MATLAB -奥得河Simulink-Testbench als万博1manbetxFPGA-in-the-Loop(2:52)lauft。
Generierung冯HDL和ip核心苏珥Produktionsintegration
死meisten Blocke,死一张HDL-Codegenerierung unterstutzen, verfugen超级HDL-Blockeigenschaften,麻省理工学院denen您individuelle Optionen毛皮死Hardware-Implementierung她流水线,festlegen可以在共享资源和内存映射。在窝里设置毛皮HDL-Codegenerierung死去您能Optimierungen Reset-Stile,时钟使,Namenskonventionen和祝全球anpassen较多。在仿真软件祖茂堂z麻省理工学院der Fahigkeit Implementierungs-Architekturen en万博1manbetxtwerfen,您死volle Kontrolle超级Geschwindigkeits——和Flachenoptimierungen毛皮英特尔fpga和soc。
您可以在lesbares synthetisierbares RTL苏珥集成麻省民主党nicht-algorithmischen在第四的目录®erzeugen。您要是das高密度脂蛋白编码器S万博1manbetxupport-Paket毛皮英特尔SoCinstalliert您,您能该死您杯IP-Core-Wrapper erzeugen, der verschiedene AXI-Protokolle苏珥Kommunikation麻省民主党的手臂®-Prozessor和anderen Geratekomponenten nutzt。麻省理工学院的民主党英特尔SoC嵌入式编码器™Sup万博1manbetxport-Paket毛皮您能死Treiber——和Anwendungssoftware毛皮死Programmierung des ARM-Anwendungsprozessors erstellen。
Berichte来自generiertem HDL和ip核心。Der IP核生成报告enthalt das映射Der Design-Inputs和输出auf AXI-Register和-Protokolle死去。
昨天,静脉individueller Referenzentwurf麻省理工学院einem Platzhalter麻省理工学院I / o映射definiert,书房里您HDL-Code generieren能帮。
Erweiterung der unterstutzten Target-Plattformen
您要是代码改FPGA -奥得河SoC-basierten Plattformen bereitstellen得,皮毛死es凯文Support-Paket冯MathWorks有,您能sel万博1manbetxbst静脉Referenzdesign erstellen奥得河herunterladen和es在窝HDL编码器拉登。Solche Referenzentwurfe拉森西奇麻省民主党SoC Blockset奥得河第四的' entwickeln。
Produkte
能帮我们您helfen ?
Kontaktieren您爹妈,嗯一张speziell再见您Anforderungen zugeschnittene Testversion和静脉individuelles Preisangebot祖茂堂erhalten。
