UVM代
从模型生成UVM组件万博1manbetx®子系统
生成通用验证方法(UVM)测试组件和行为测试设计(DUT)从一个仿真软件模型。万博1manbetx您可以使用生成的组件在两个方面。
生成UVM顶级模型试验台和行为(DUT)。使用生成的UVM顶级模块测试环境,以及生成的行为DUT换成自己的仿真模型。
生成UVM测试组件,并将它们集成到您的现有UVM环境。
该功能需要万博1manbetx仿真软件编码器™。
功能
uvmbuild |
生成UVM试验台万博1manbetx模型 |
对象
uvmcodegen.uvmconfig |
UVM配置对象 |
主题
- UVM组件发电概述
生成一个通用的验证方法(UVM)环境中从一个仿真软件模型。万博1manbetx
- 自定义生成的UVM代码
定制文件横幅和高密度脂蛋白模拟时间尺度时生成一个UVM试验台。
- 生成SystemVerilog断言和功能覆盖率
生成SystemVerilog立即断言
验证
语句和模型验证,并收集功能覆盖率信息(需要万博1manbetx仿真软件测试™许可证)。 - 使用可调参数来概括UVM模拟
从模型生成UVM参数可调参数。万博1manbetx
- 可调参数依次子系统
生成随机约束参数UVM从仿真软件可调参数序列。万博1manbetx
- 可调参数在记分板子系统
从模型生成随机约束参数UVM记分板可调参数。万博1manbetx