触发子系统

子系统的执行由外部输入触发

全部展开页面

库:
万博1manbetxSimulink / Ports &子系统
HDL编码器/端口和子系统

描述

的触发子系统块是一个子系统块，预先配置为创建子系统的起点，该子系统在每次控制信号具有触发器值时执行。

使用触发子系统块模型:

在检测触发器值时运行的任务。
I/O硬件的中断。
一种处理异常或错误的处理器请求。

港口

输入

全部展开

`在`—子系统块的信号输入
标量|向量|矩阵

放置一个轮廓尺寸子系统块中的块向块添加外部输入端口。端口标签匹配的名称轮廓尺寸块。

使用轮廓尺寸街区来获取当地环境的信号。

数据类型:一半|单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举|公共汽车

`触发`—子系统块的控制信号输入
标量

放置一个触发子系统块中的块向块添加外部输入端口。

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|不动点

输出

全部展开

`出`—子系统的信号输出
标量|向量|矩阵

放置一个外港子系统块中的块从块中添加一个输出端口。子系统块上的端口标签是子系统的名称外港块。

使用外港块发送信号到本地环境。

数据类型:一半|单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举|公共汽车

模型的例子

触发子系统

并描述了不同的触发类型。当触发器端口在指定的方向上从false转换为true时，触发子系统将执行单个时间步长。当转换方向为上升、下降或上升和下降时，触发端口可能发生转换。当触发信号从零或以下过渡到正值时，就会发生上升过渡。当触发信号从零或以上转换到负值时，就会发生下降转换。

开放模式

块优先级

当区块被分配不同的优先级时会发生什么?块优先级影响块执行的顺序。您可以通过“块属性”对话框设置块优先级。

开放模式

块优先级

当区块被分配不同的优先级时会发生什么?块优先级影响块执行的顺序。您可以通过“块属性”对话框设置块优先级。

开放模式

使用时间逻辑的Bang-Bang控制

使用statflow®为锅炉模拟bang-bang温度控制系统。锅炉动力学是在Simulink®中建模的。万博1manbetx

开放模式

使用触发子系统建模发动机定时

模型一个四缸火花点火内燃机从节气门到曲轴输出。我们使用定义明确的物理原则，在适当的地方补充经验关系，描述系统的动态行为，而不引入不必要的复杂性。

开放模式

闭环控制的发动机正时模型

增强了开环发动机模型的一个版本，在使用触发子系统建模发动机定时中描述。这个模型中,sldemo_enginewc，包含一个闭环，并显示了Simulink®模型的灵活性和可扩展性。万博1manbetx在这个增强模型中，控制器的目标是通过一个快速油门执行器来调节发动机速度，这样负载扭矩的变化影响最小。这很容易在Simulink中完成，只需在引擎模型中添加一个离散万博1manbetx时间PI控制器。

开放模式

块特征

数据类型	`布尔^［一个］`\|`公共汽车^［一个］`\|`双^［一个］`\|`枚举^［一个］`\|`不动点^［一个］`\|`一半^［一个］`\|`整数^［一个］`\|`单^［一个］`\|`字符串^［一个］`
直接引线	`没有`
多维信号	`有限的^［一个］`
适应信号	`有限的^［一个］`
讨论二阶导数过零检测	`没有`
^［一个］实际的数据类型或功能支持取决于块的实现。万博1manbetx

扩展功能

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。万博1manbetx

实际的代码生成支持依赖于块实现。万博1manbetx

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。有关最佳实践、限制以及如何使用触发器信号作为时钟的信息TriggerAsClock财产,看到使用触发子系统生成HDL代码(高密度脂蛋白编码器)．

高密度脂蛋白架构

体系结构描述

模块(默认) 为子系统和子系统中的块生成代码。

体系结构	描述
`模块`(默认)	为子系统和子系统中的块生成代码。
`黑箱`	生成黑匣子接口。生成的HDL代码只包含子系统的输入/输出端口定义。因此，您可以在模型中使用一个子系统来生成现有的、手工编写的HDL代码的接口。子系统的黑盒接口的生成类似于Model块接口的生成，但是没有时钟信号。
`没有高密度脂蛋白`	从生成的代码中删除子系统。您可以在仿真中使用子系统，但是，在HDL代码中将它视为“无操作”。

黑箱

生成黑匣子接口。生成的HDL代码只包含子系统的输入/输出端口定义。因此，您可以在模型中使用一个子系统来生成现有的、手工编写的HDL代码的接口。

子系统的黑盒接口的生成类似于Model块接口的生成，但是没有时钟信号。

没有高密度脂蛋白

从生成的代码中删除子系统。您可以在仿真中使用子系统，但是，在HDL代码中将它视为“无操作”。

黑匣子界面定制

为黑箱架构中，您可以自定义端口名称和设置外部组件接口的属性。看到定制黑匣子或HDL协同仿真接口(高密度脂蛋白编码器)．

高密度脂蛋白块属性

一般
AdaptivePipelining	自动流水线插入基于合成工具，目标频率，和倍增字长。默认值是`继承`．另请参阅AdaptivePipelining(高密度脂蛋白编码器)．
BalanceDelays	检测沿一条路径引入的新延迟，并在其他路径上插入匹配的延迟。默认值是`继承`．另请参阅BalanceDelays(高密度脂蛋白编码器)．
ClockRatePipelining	以较快的时钟速率而不是较慢的数据速率插入管道寄存器。默认值是`继承`．另请参阅ClockRatePipelining(高密度脂蛋白编码器)．
ConstrainedOutputPipeline	通过在设计中移动现有延迟而放置在输出处的寄存器数。分布式管道不会重新分发这些寄存器。默认值是`0`．有关详细信息，请参见ConstrainedOutputPipeline(高密度脂蛋白编码器)．
DistributedPipelining	管道寄存器分配，或寄存器重定时。默认值是`从`．另请参阅DistributedPipelining(高密度脂蛋白编码器)．
DSPStyle	为乘法器映射合成属性。默认值是`没有一个`．另请参阅DSPStyle(高密度脂蛋白编码器)．
FlattenHierarchy	从生成的HDL代码中删除子系统层次结构。默认值是`继承`．另请参阅FlattenHierarchy(高密度脂蛋白编码器)．
InputPipeline	要插入生成代码的输入管道阶段的数目。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是`0`．有关详细信息，请参见InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要插入生成代码的输出管道阶段的数量。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是`0`．有关详细信息，请参见OutputPipeline(高密度脂蛋白编码器)．
SharingFactor	要映射到单个共享资源的功能等效资源的数量。默认值是0。另请参阅资源共享(高密度脂蛋白编码器)．
StreamingFactor	并行数据路径或向量的数目，这些路径或向量经过时间多路转换为串行的标量数据路径。默认值是0，它实现完全并行的数据路径。另请参阅流媒体(高密度脂蛋白编码器)．

目标规范

属性中的块属性设置不能是DUT目标规范选项卡将被忽略。

定点转换
使用fixed-point Designer™设计和模拟定点系统。

实际的数据类型支持依赖于块实现。万博1manbetx

另请参阅

块

启用和触发子系统|启用子系统|函数调用子系统|子系统|触发

主题

之前介绍过的R2006a

触发子系统

描述

港口

输入

`在`—子系统块的信号输入
标量|向量|矩阵

`触发`—子系统块的控制信号输入
标量

输出

`出`—子系统的信号输出
标量|向量|矩阵

模型的例子

触发子系统

块优先级

块优先级

使用时间逻辑的Bang-Bang控制

使用触发子系统建模发动机定时

闭环控制的发动机正时模型

块特征

扩展功能

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。万博1manbetx

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

定点转换
使用fixed-point Designer™设计和模拟定点系统。

另请参阅

块

主题

万博1manbetx仿真软件文档

万博1manbetx

基于模型的嵌入式控制系统设计

触发子系统

描述

港口

输入

在—子系统块的信号输入标量|向量|矩阵

触发—子系统块的控制信号输入标量

输出

出—子系统的信号输出标量|向量|矩阵

模型的例子

触发子系统

块优先级

块优先级

使用时间逻辑的Bang-Bang控制

使用触发子系统建模发动机定时

闭环控制的发动机正时模型

块特征

扩展功能

C / c++代码生成使用Simulink®Coder™生成C和c++代码。万博1manbetx

HDL代码生成使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

定点转换使用fixed-point Designer™设计和模拟定点系统。

另请参阅

块

主题

万博1manbetx仿真软件文档

万博1manbetx

基于模型的嵌入式控制系统设计

`在`—子系统块的信号输入
标量|向量|矩阵

`触发`—子系统块的控制信号输入
标量

`出`—子系统的信号输出
标量|向量|矩阵

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。万博1manbetx

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

定点转换
使用fixed-point Designer™设计和模拟定点系统。