内存

设计和开发SoC的共享内存和数据注册组件的应用程序

SoC Blockset™使得模拟和评估模型的共享内存事务万博1manbetx^®。在SoC模型包括一个记忆系统,配置一个内存控制器所需的内存通道的数量,然后将控制器连接到内存通道块仲裁和处理内存的交通。

SoC Blockset使仿真和评估模型的共享内存事务。万博1manbetx可视化post-simulation性能和带宽指标之前部署SoC设备使用逻辑分析仪应用程序。

块

内存模型

内存通道	流数据通过一个记忆频道
内存控制器	仲裁内存交易为一个或多个内存通道块
AXI4随机存取存储器	通过外部内存模型随机存取
AXI4-Stream软件	从FPGA软件流AXI4数据
软件AXI4-Stream	AXI4数据流从软件到FPGA
AXI4视频帧缓冲	通过外部内存模型两种硬件算法之间的联系
内存流量发生器	对内存控制器产生流量
注册通道	寄存器值转移时机模型
中断通道	发送中断处理器的硬件
AXI4大师沉	接收随机存取存储器数据
AXI4主源	生成随机存取存储器数据
流数据汇	获得连续的流数据
流数据来源	生成连续流数据

硬件逻辑连接

SoC总线选择器	将总线转换成控制信号
SoC总线的创造者	将控制信号转换成公共汽车
流FIFO	控制硬件逻辑之间的反压力和上游数据接口
流连接器	连接两个ip数据流接口
IP核心寄存器读	从软件到硬件模型注册写道

处理器软件连接

寄存器读	读取数据从一个注册地区指定的IP核
寄存器写	编写数据注册地区指定的IP核
流读	从共享内存流数据处理算法
流写	流数据从处理器算法到共享内存

视频连接

视频流FIFO	控制硬件逻辑之间的反压力和上游视频接口
视频连接器	连接两个ip视频接口

应用程序

逻辑分析仪

可视化、测量和分析转换和州

工具

内存映射器

为SoC应用程序配置内存映射

模型设置

硬件实现面板

主题

设计

内存和寄存器数据传输
介绍内存和寄存器传输。
外部存储器通道协议
万博1manbetx支持内存通道协议和控制信号。
AXI4-Stream接口
如何设计你的模型AXI4-Stream矢量和标量接口的一代。
简化AXI4主界面
AXI4主协议的描述,以及如何设计模型与AXI4-Master接口IP核的一代。
AXI4-Stream视频接口
如何设计你的IP核心模型生成AXI4-stream视频接口。

模拟

模拟诊断
SoC Blockset使仿真软件模拟和评估的内存交易而不需要部署一个模型一个SoC装置。万博1manbetx
仿真性能技巧
建议提高SoC模型的仿真性能。
仿真性能的情节
SoC Blockset使post-simulation内存诊断数据的分析。

测量

从FPGA执行内存性能信息
获取内存互连交通信息从设计的FPGA上运行。

特色的例子

随机访问外部存储器

从FPGA模型外部存储器访问旋转一个ASCII艺术形象。许多应用程序需要FPGA在随机存取存储器/算法的要求。您将学习如何设计内存地址代以及其他AXI4主信号读取和写入特定区域的内存使用SoC Blockset。你会模拟,设计硬件实现和验证。

开放的例子

直方图均衡化使用视频帧缓冲

视频处理应用程序通常存储完整的帧的视频数据处理和修改下一个帧。在这种设计视频帧存储在外部存储器,而FPGA资源用于处理相同的数据。这个例子展示了如何设计一个视频应用程序与HDMI输入和输出进行直方图均衡化对视频帧缓冲使用外部存储器。

开放的例子

触发通过FPGA软件任务中断

模型的算法硬件和软件之间的分区。硬件IP是在FPGA中实现织物,并触发一个软件任务实现的嵌入式处理器。设计、模拟和SoC的硬件上实现一个完整的设计。

开放的例子

使用外部存储器视频垂直翻转

设计一个应用程序传入视频垂直翻转。

对比与外部内存有限的自适应直方图均衡化

实现自适应直方图均衡化contrast-limited (CLAHE) FPGA的算法,包括外部存储器接口。

开放模式

加速SoC模拟不同抽象级别

不同的抽象级别用于SoC架构以及如何加快仿真速度SoC模型通过选择正确的抽象层次。

打开生活的脚本

分析内存带宽使用流量发电机

演示了如何分析内存带宽的SoC的应用程序。在内存密集型硬件设计,你可能有多个主人访问常见的DDR内存。在这种情况下,重要的是要分析的动态要求所有记忆大师指导算法设计和硬件板要求部署。你可以模拟内存交通使用内存交通发电机,分析带宽使用情况并验证硬件。

开放的例子

使用DDR4 Xilinx RFSoC设备上接收信号波形

设计、模拟和部署系统读写外部双数据的捕获的射频样本率4 (DDR4)内存模型与SoC Blockset®®实现针对Xilinx®Zynq®UltraScale +™RFSoC ZCU111评估工具。万博1manbetx在这个例子中,您可以编写捕获的样本模拟-数字转换器(ADC)到外部可编程逻辑(PL) DDR4记忆,从PL DDR4内存读取样品,寄给处理器来显示。音信号生成在FPGA使用数控振荡器(NCO)来验证接收路径。

开放的例子