数据捕获工作流

使用FPGA数据捕获在FPGA上运行设计时从您的设计中观察来自您的设计的信号。此功能捕获来自FPGA的信号数据窗口，并将数据返回到MATLAB^®或者模万博1manbetx拟^®。

有两种工作流量将数据从FPGA板捕获到MATLAB或SIMULINK中的数据：万博1manbetx

当您使用HDL编码器生成HDL IP时™, 使用HDL Workflow Advisor生成数据捕获IP并将其集成到设计中。
如果您有现有的HDL设计，HDL Verifier™提供工具以生成数据捕获IP。然后，手动将生成的IP集成到FPGA设计中。

为了从您的设计中捕获信号，HDL Verifier生成一个与MATLAB通信的IP核。使用HDL编码器工作流在您的设计中自动集成数据捕获IP核。否则，请手动将此IP核集成到HDL项目中，并将其与设计的其余部分一起部署到FPGA。然后，使用允许使用方法捕获数据。

对于捕获数据到MATLAB - HDL验证程序生成返回捕获信号数据的自定义应用程序。或者，您可以使用生成的系统对象™以编程方式捕获数据。
为了捕获到Simulink的数据 - HD万博1manbetxL验证程序生成一个块，该块具有与捕获的信号对应的输出端口。

在这两种情况下，您可以指定捕获数据的数据类型，捕获的窗口数，以及在对数据进行采样时控制的触发条件。

当设计在FPGA上运行时，首先生成的IP核心等待您指定的触发条件。通过在一个或多个信号上匹配的特定值定义触发条件。检测到触发时，逻辑将指定的信号捕获到缓冲区，并将数据返回到主机上的JTAG接口。然后，您可以在MATLAB工作区或SIMULINK模型中分析和显示这些信号。万博1manbetx

使用HDL Workflow Advisor生成和集成数据捕获IP

使用时HDL工作流顾问要生成HDL设计，首先标记有趣的信号作为Simulink中的测试点。万博1manbetx使用设计配置HDL工作流顾问到：

启用测试点生成
将测试点信号连接到FPGA数据捕获接口
设置数据收集的缓冲区大小

然后，通过剩余的步骤来为您的设计生成HDL，并为FPGA进行编程。数据捕获IP内核集成在生成的设计中。你现在准备好了捕获数据。

为现有HDL设计配置和生成IP核心

在捕获FPGA数据之前，首先指定要捕获的信号以及要返回的样本数量。使用FPGA数据捕获组件生成器配置这些和其他设置，并生成HDL IP核心。IP核心包含：

您要捕获或用作触发条件的一部分的每个信号的端口
内存捕获每个信号所要求的样本数量
JTAG接口逻辑与MATLAB通信
触发器逻辑可以在运行时配置
用于控制来自FPGA的数据流的即可捕获信号

该应用程序还生成了自定义FPGA数据捕获应用程序，系统对象和与FPGA通信的模型。

将IP集成到FPGA中

要使MATLAB与FPGA通信，必须将生成的HDL IP核集成到FPGA设计中。按照生成报告中的说明进行操作。将生成的HDL文件添加到hdlsrc文件夹进入您的FPGA项目。然后，实例化HDL IP核心，数据抓取，并将其连接到所需的信号以进行捕获和触发。编译项目并使用新图像对FPGA进行编程。

捕获数据

FPGA数据捕获IP核心通过FPGA板和主机之间的JTAG电缆通信。确保电缆已连接。在捕获数据之前，可以为捕获的数据设置数据类型，并设置指定何时捕获数据的触发条件。要配置这些选项和捕获数据，可以：

打开FPGA数据捕获应用程序。设置触发器和数据类型参数，然后将数据捕获到MATLAB工作区。
使用生成的系统对象派生的hdlverifier.fpgadatareader.。使用系统对象的方法和属性设置数据类型和触发条件，然后调用对象以捕获数据。
在Si万博1manbetxmulink中，打开生成的模型并配置模型的参数FPGA数据阅读器堵塞。然后运行模型以捕获数据。

捕获数据并将其导入MATLAB工作区或Simulink模型后，可以分析、验证和显示数据。万博1manbetx

也可以看看

FPGA数据捕获|FPGA数据捕获组件生成器|FPGA数据阅读器|hdlverifier.fpgadatareader.