主要内容

FPGA数据捕获

从现场FPGA捕获信号数据

当设计在FPGA上运行时，使用FPGA数据捕获来观察来自设计的信号。该功能从FPGA捕获信号数据窗口，并将数据返回到MATLAB®或仿真万博1manbetx软件®．为了捕获信号，HDL验证器™生成一个IP核，您必须将其集成到您的HDL项目中，并将其与其余设计一起部署到FPGA中。HDL验证器还生成一个工具，System object™和Simulink模型，与FPGA通信并将数据返回到MA万博1manbetxTLAB或Simulink。

获取FPGA数据:

  1. 生成定制组件和IP核。为生成的IP指定端口名称和大小。这些端口连接到您想要捕获的信号，以及您想要使用作为触发器来控制捕获何时发生的信号。

  2. 将生成的IP集成到FPGA设计中，并将设计部署到FPGA板上。

  3. 使用生成的工具、System对象或Simulink模型来捕获数据进行分析、验证或显示万博1manbetx。您可以配置一个触发器条件来控制何时发生捕获。

看到数据采集流程．

工具

FPGA数据捕获组件生成器 配置和生成FPGA数据捕获组件
FPGA数据捕获 捕获数据从现场FPGA到MATLAB工作空间交互

功能

hdlverifier。FPGADataReader 捕获数据从现场FPGA到MATLAB工作空间

块

FPGA数据阅读器 捕获数据从现场FPGA到万博1manbetx模型

主题

数据采集流程

从FPGA上运行的设计中捕获信号数据的高级步骤。

触发器

使用触发器条件捕获FPGA上特定事件的数据。

数据捕获的设计注意事项

FPGA数据捕获的信号、时间和JTAG限制。

特色的例子

使用FPGA数据捕获从Intel FPGA板捕获音频信号

使用FPGA数据捕获从Intel FPGA板捕获音频信号

使用FPGA数据捕获与现有的HDL代码来读取FPGA内部信号。从现有的FPGA设计开始，该设计实现了片上模数转换器(ADC)来采样音频信号。ADC IP公开了一个用于控制的Avalon®内存映射(MM)从接口和用于数据输出的Avalon流接口。这个FPGA设计已经包含了一个Avalon MM主模块来启动ADC。使用FPGA数据捕获功能，将ADC输出数据从Avalon流接口采集到MATLAB®工作空间。
开放的例子
使用准备捕获信号从英特尔FPGA板流音频信号

使用准备捕获信号从英特尔FPGA板流音频信号

在FPGA数据捕获中使用现成的HDL代码来读取FPGA流信号。本示例从现有的FPGA设计开始，该设计实现了片上模数转换器(ADC)来采样音频信号。ADC知识产权(IP)公开了用于控制的Avalon®内存映射(MM)从接口和用于数据输出的Avalon流接口。现有的示例包含一个简单的Avalon MM主模块来启动ADC。使用FPGA数据捕获从Avalon流接口采集ADC输出数据，并将数据流到MATLAB®工作空间。
开放的例子

HDL验证器支持包的英特尔万博1manbetxFPGA板文档

万博1manbetx

尝试MATLAB, Si万博1manbetxmulink和其他产品s manbetx 845

得到审判现在