无线HDL工具箱
FPGA、ASIC、およびSoCをターゲットとした5 gおよびLTE通信サブシステムの設計および実装
无线HDL工具箱™(旧称:LTE HDL工具箱™)は,5G,LTE,およびカスタムのOFDMをベースとした无线通信アプリケーションを开発するための,検证済みかつハードウェア対応のSimulink的万博1manbetx®ブロックおよびサブシステムを提供します。これには,リファレンスアプリケーション,IPブロック,およびフレームベースとサンプルベースの変换用インタフェースが含まれます。
リファレンスアプリケーションは変更して独自の设计に统合することが可能です。ツールボックスにより提供されるアルゴリズムのHDL実装は,效率的なリソースの使用とパフォーマンスを実现できるように,FPGA,ASIC,および的SoCデバイスでのプロトタイピングまたは量产展开向けに最适化されています。
ツールボックスにより提供されるアルゴリズムは,可読性のある,论理合成が可能なVHDL®および的Verilog®コードを生成するように設計されています(HDL编码器を使用)。5 g LTE,およびカスタムのOFDMベースの設計の実信号テスト向けに,送信機モデルおよび受信機モデルを無線デバイスに接続することができます(通信工具箱™ハードウェアサポートパッケージを使用)。
詳細を見る:
5G创新无线电(NR)セルサーチ
このハードウェア実证済みのサブシステムを使用し,5G NR基准に従ってプライマリ信号とセカンダリ信号(PSSおよびSSS)の同期を実行します。検证用のMATLABアルゴリズムリファレンスが含まれています。
LTEセルサーチ,MIBリカバリ,SIB1リカバリ
このサブシステムは,e节点B信号を検出して复调し,マスター情报ブロック(MIB)とシステム情报ブロック(SIB1)の情报をFPGAもしくはASICアプリケーション上で复号化するために使用します.FDDとTDDのモードをサポートしており,ハードウェアでLTE信号を検出できることを3大陆で実证済みです。
设定可能なOFDM送信机および受信机
直交周波数分割多重(OFDM)を使用してデータを送受信します。パラメーター,シンボル変調のタイプ,符号化率を設定します。加法性ホワイトガウスノイズ(AWGN)などの障害をモデル化および設定します。検証用のMATLABアルゴリズムリファレンスが含まれています。
5 g NR IPブロック
ハードウェアで実证済みの一般的なアルゴリズムの実装を使用して,5G NR FPGAまたはASICアプリケーションの设计を迅速化します。カスタム机能とあわせて,低密度パリティチェック(LDPC)の符号化と复号化,ポーラ符号化と复号化,シンボルの変调と复调のためのアルゴリズムのハードウェア実装をモデル化およびシミュレーションします。その后,HDL编码器™を使用して论理合成可能なVHDLまたは的VerilogのRTLを生成します。
LTEのIPブロック
LTE固有のアルゴリズムの效率的なハードウェア実装(ターボ,畳み込み,CRCの符号器や复号器,OFDM复调器など)をモデル化し,シミュレーションします。その后,HDL编码器を使用して,サブシステム全体で论理合成可能なVHDLまたはの的Verilog RTLを生成します。
マルチスタンダードのIPブロック
ビタビ復号器,デパンクチャ部,可変サイズのFFTなど,ハードウェア実証済みのブロックを使用して無線規格のハードウェア実装が可能です。LTE, WLAN,デジタルビデオ放送(DVB), WiMAX®,的HiperLANのほか,デジタル卫星通信にも対応しています。
フレームとサンプルの変換
ハードウェア内の处理用のコントロール信号を使用して,MATLAB®により生成されたフレームベースの波形を,サンプルベースのストリームに変换します。その后,ストリーミングのハードウェア出力をフレームに変换して,ゴールデンリファレンスアルゴリズムに対して検证できるようにします。
MATLABおよびSi万博1manbetxmulink中による検证例とテンプレート
5G工具箱™またはLTE工具箱™のアルゴリズムとテストを使用してハードウェア実装を検证する方法を说明しています。
HDLとFPGAのコシミュレーション
HDL验证™を使用し,MATLABまたはSimulink的テ万博1manbetxスト环境に接続されたRTLシミュレーションまたはFPGA开発キットを使用してハードウェアサブシステムを検证します。
ソフトウェア无线(SDR)プラットフォーム
ZYNQ®SDR用の通讯工具箱™ハードウェアサポートパッケージをダウンロードして,无线アプリケーションのプロトタイプを作成し,HDL编码器を使用して一般的なSDRデバイスをセットアップしてターゲットにします。
制品への実装
HDL编码器を使用して,ハードウェアサブシステムモデルからターゲットに依存しない高品质のRTLおよびAXIインターフェイスを生成できます。