半导体知识产权核心 - 通常被称为IP核心- 是FPGA，SOC FPGA或ASIC设计的可重复使用的HDL组件。
在FPGA和SOC FPGA中，IP核心充当构建块，您可以使用诸如的设计工具集成到完整的实现中Vivado.®IP Integrator和来自Xilinx的ISE或者来自英特尔的QSYS.。amba.®AXI Version 4 AXI互连协议 - 更好地称为AXI4 - 已成为内存映射和流数据传输的标准协议。
IP核心生成的常用工作流程产生符合Xilinx和英特尔支持的AXI4接口的IP核心以及AXI4-Lite和Axi4-Lite和万博1manbetxAXI4流Xilinx的协议®设备。你可以整合这些自定义IP核心进入FPGA或SOC FPGA设计与Xilinx Vivado IP Integator或来自英特尔的QSYS。
您可以从中做IP核心生成马铃薯®代码或者万博1manbetx®楷模。您还可以使用IP核心生成工作流程HDL编码器™使用C / C ++代码生成功能嵌入式编码器®在一个自动化硬件软件工作流程目标Xilinx Zynq®SOCS和英特尔®SOC FPGA。
有关其他详细信息，请参阅HDL编码器™。
