诺姆·莱文,MathWorks
Robin Getz,模拟设备公司
Luc Langlois, Avnet电子营销
加入MathWorks、Analog Devices和Avnet的工程师,他们将展示软件定义无线电的单一硬件/软件开发和部署环境。使用MATLAB®和仿真软万博1manbetx件®,用户可以从设计和模拟通信算法到生成针对Xilinx的生产实现®Zynq®-7000所有可编程SoC和模拟设备AD9361 RF敏捷收发器™。
在我们的演示中,我们将演示如何:
大家好,欢迎来到“使用MATLAB和Simulink开始软件定义无线电设计”网络研讨会。万博1manbetx我是Noam Levine,在MathWorks负责FPGA和SSE解决方案的技术营销。万博 尤文图斯今天和我一起演讲的还有来自Analog Devices的Robin Getz和来自Avnet的Luc Langlois。在本次网络研讨会结束时,我们希望您理解SDR设计新工作流的要素,该工作流允许您在一个硬件/软件工具环境中从系统模拟到生产部署。
我们还想让您知道在哪里可以找到资源来帮助您的无线电实现项目。本次网络研讨会的主题将包括射频信号链的建模和仿真、通信算法的建模和仿真、使用真实数据对算法进行测试和验证,最后,将通信系统部署到硬件中进行原型和生产。
这个工作流程可以应用于许多基于zynq的SDR平台,包括Avnet模块上的PicoZed SDR系统,它允许你使用相同的硬件从开发到生产部署。从设计到原型部署,工作流也可以应用到其他开发平台,包括Zynq-7000全可编程SoC和Analog Devices AD9361射频敏捷收发器。
现在我将把事情交给来自Avnet的Luc Langlois来描述新的PicoZed SDR平台。
各位软件无线电的设计者们好。我是来自Avnet全球技术营销的Luc Langlois,在这里向您介绍我们最新的PicoZed SDR软件定义收音机,它的特点是模块上的可生产系统,体积小,功耗低。
该系统包括Analog Devices AD9361射频敏捷收发器、Xilinx Zynq-7000 All Programmable SoC,可运行嵌入式Linux操作系统。我们与业界领袖Analog Devices、MathWorks和Xilinx密切合作,在模块上创建了一个可生产的系统,该系统在一副牌大小的设备中集成了传输和接收功能,支持2 × 2 MIMO配置,频带从70兆赫到6千兆赫。它可以用于开发,并最终插入到最终产品中。
应用包括便携式敏捷无线通信、公共安全无线电、点对点通信、飞蜂窝和piccell基站以及便携式仪器。
PicoZed SDR SOM的特点是Xilinx 7Z035 Zynq SoC设备,Analog Devices 9361射频收发器,1gb的DDR 3低功耗,256兆的Quad SPI非易失性内存,USB 2.0,以太网,microSD卡和204用户I/O都在SOM上。完整的开发套件增加了一个FMC载波卡,天线,电源和电缆。更多信息请登录picozed.org/sdr订购。
谢谢,卢克。既然已经确定了目标硬件,就可以开始设计过程了。这个简单的框图显示了软件定义无线电系统的主要元素。正如我们在PicoZed SDR SOM的描述中所看到的,硬件包括一个射频收发器,在本例中是来自Analog Devices的AD9361,以及一个基带处理引擎,Xilinx Zynq-7035 All Programmable SoC。我们添加了另一个块、测试和验证,以展示如何将开发工作流集成到硬件上。
在这次网络研讨会中,我们将使用基于模型的设计,或自顶向下的方法,来进行系统开发。在这种方法中,我们首先在MATLAB和Simulink中对所有主要系统元素进行软件仿真,然后在开发和验证时将这些元素迁移到硬件上。万博1manbetx我们将首先在MATLAB和Simulink中建模我们的整个信号链,以验证我们的基带处理算法和整体系统概念。万博1manbetx
然后,我们将用真实的流数据在Simulink中验证和优化我们的算法。万博1manbetx一旦我们的算法通过真实数据验证,我们就可以将它们部署到原型环境中的硬件上,在MATLAB和Simulink中进行实时参数调优和分析,以验证目标性能。万博1manbetx最后,我们将把算法部署到一个独立的系统中进行生产实现。
现在让我们从软件模拟开始,更详细地研究这些步骤。在这部分的工作流程中,我们将纯粹在一个Simulink环境中工作,模拟从射频收发器开始的整个信号链。万博1manbetx我们的系统将使用Analog Devices的AD9361射频敏捷收发器,Robin从我们现在将要描述的Analog Devices获得。
我们今天要讲的是9361,9364。这是一个完整的射频收发器。它是70兆赫,6兆赫的调谐范围,200兆赫到56兆赫的信道带宽。所以它有非常宽的波段,非常宽的调谐范围,非常完整。所以你在屏幕上看到的所有东西都集成在一个10乘10的包中,两个完整的接收链,和两个完整的9361传输链。
所以我们从单晶中得到了一个完整的LO,所以它驱动了VCO。这反过来驱动我们的接收锁相环,发射锁相环,基带锁相环,完整的ADC/ dac,数字滤波器,数字接口,启用状态机,一个非常复杂的自动增益控制,可以在多种不同的模式下运行,从快攻击,慢攻击,到手动模式。
其中一件事是,当你谈论像这样的集成系统时,你真的能达到离散解决方案的性能吗?我们可以在这种设备中因为我们在设备内部做的数字和模拟校准和校正。
再一次,如果你看它的各个部分,它有很多可编程的阶段。从模拟接收路径,我们有超频放大器,我们有低通滤波器,我们有可以用来划分ADC速率的半波段。我们有可编程FIR滤波器。当我们在看我们需要理解的东西的时候,我们需要理解的编程性变得很困惑。
所以当我们讨论1000种方法,或者1000个间谍配置寄存器时,基本上有999种方法可以使它出错,只有一种方法可以使它正确,并正常工作,并获得你想要的性能。
谢谢,罗宾。为了帮助您正确地编程AD9361, MathWorks与Analog Devices一起构建了一个行为仿真模型,使射频和系统设计师能够看到整个射频信号链。这可以让您准确地了解算法在实际硬件环境中的运行情况。
这是一个真正的多域系统级模型,准确地表示AD9361的行为,让用户访问所有可编程的功能,可在实际的硅。在本次演示中,我们没有时间对该模型进行太深入的探讨,但我们将提供一个链接到更详细的信息。对于本例,我们将只关注AD9361收发器模型的接收路径。
在这里,您可以看到设备的所有主要组件都在Simulink中表示,包括状态流程图来建模自动增益控制,以及SIM射频块来建模收发器的射频部分。万博1manbetx在本讨论中,我们将使用QPSK接收器作为示例处理算法。让我们看看如何为处理建模。
这里我们有在Simulink中运行的QPSK系统。万博1manbetx正如你所看到的,我们有我们的QPSK发射机直接连接到我们的QPSK接收器。这是您在设计过程中应该开始的地方——纯算法模拟,用理想的源为您的模型提供输入。
现在让我们把我们的建模更进一步,让我们把AD9361射频收发器的模型引入到我们的系统中,这样我们就可以看到该设备对模拟信号的影响。现在,我们将详细说明我们的系统模型,包括AD9361的接收器部分的模型,以及一些输入信号的控制,如添加一个连续波源,以更好地模拟潜在的现实世界实现。
我们仍然使用上一个例子中看到的相同的QPSK接收器模型。但现在我们可以看到收发器设置和系统条件的变化如何影响算法性能。例如,我们可以调整我们的QPSK发射功率的水平相对于我们的CW功率,看看这是如何影响我们的接收信号。
观察AD9361接收器内部,我们开始理解设备的复杂性,但你也获得了检查整个信号链的能力——这是单靠硬件是不可能的。同样,我们将为您提供关于模拟模型的更深入讨论的链接,但我想强调这个模型的一些主要部分,包括AGC,它在Stateflow中作为状态图实现。增益表,您可以编辑它。再一次,提供了对设备的精细控制。你的射频接收部分,在那里你可以尽可能深入到去调制器。这些都是从我们的SIM射频库中块建模的。然后在接收端有几个可编程滤波器,还有数字下变频。
所有这些过滤器都可以通过使用AD9361过滤器向导进行配置,这是一个MATLAB应用程序,可以从Analog Devices获得。因此,过滤器向导允许您指定所有的过滤器参数,然后可以下载到您的模型中,以微调设备的操作。
现在我们已经看到了我们的算法在模拟数据的模拟中工作,现在我们看看使用从AD9361到MATLAB和Simulink的真实数据流来验证我们算法的操作。万博1manbetx我们可以把这个操作看作无线电在环模拟。使用通信系统工具箱中的Zynq SDR万博1manbetx支持,可以将AD9361中的数据流传输到MATLAB和Simulink中。万博1manbetx支持包允万博1manbetx许您控制收发器参数。
在这部分工作流程中,没有代码运行在Zynq上。所有的基带处理都是在MATLAB和Simulink中进行的,而ARM核心则是在Zynq上打包数据,以便通过以太网进行万博1manbetx流媒体传输。这是我们的QPSK接收器,它看起来非常像我们在上一个例子中看到的QPSK接收器模型,只是现在不把它连接到AD9361的模型上,我要把它连接到SDR接收器块上。这个SDR接收器块建立了Simulink和Zynq目标硬件之间的通信链接。万博1manbetx
我要对这个模型做一个改动。这是我们的航运例子,它没有星座图。我要从通信系统工具箱中添加一个星座图。我们把它带进来我们可以看到我们的数据,数据的另一个可视化。我们还将从发射器发送消息——“你好,世界!”的消息,我们在前面的例子中看到,当我打开我的MATLAB屏幕。
我们现在要做的就是运行这个模型。在房间的另一边,我有另一个基于zynq的SDR工具包,运行着一个QPSK发射器,我们将看看能否捕捉到这些数据。如果我打开我的MATLAB窗口,我们可以看到Hello Worlds正在被这个QPSK接收器传输和接收。
在这个例子中,我们并没有在Zynq设备上运行任何QPSK算法。该算法完全在Simulink中运行,但数据来自AD9361。万博1manbetx我们可以看到现在发生了什么,当我关闭我的发射器,以显示我们实际上是在通过空中接收真实的数据。让我关掉我的发射器。我们可以看到我的星座消失了。我再也收不到任何东西了。
现在我们的算法已经通过真实数据验证,我们可以生成针对Zynq SoC上可编程逻辑的HDL代码来实现我们的设计。这里有一些步骤,需要采取从您的Simulink设计生成良好的HDL代码。万博1manbetx
首先,您需要创建一个浮点引用。将浮点引用转换为定点数据类型。为更高效的硬件实现精心设计。生成和合成HDL代码,然后探索各种HDL优化和验证代码。
第一步我们已经做过了。我们在这次演示中一直在研究的QPSK接收器模型是我们的参考实现。我们现在需要做一些改变,使它更适合于HDL。
为了在FPGA上实现我们的模型,我们首先需要将其转换为处理定点数据类型。MathWorks在定点设计器中提供了许多工具,以帮助自动化和简化此任务。完成后,您将需要模拟模型的定点版本,以查看它如何与已经完成的浮点模拟相匹配。
使模型对HDL友好的另一个关键步骤是转换我们如何处理传入的数据,到目前为止大部分数据都是基于框架的。我们需要转换体系结构,使用基于样本的处理,并查看我们可能希望修改的模型元素,使其对硬件更友好。再次,重新模拟并与您早期的模型详细说明进行比较,以保持持续的验证。
这张幻灯片展示了我们可以在QPSK发射机中做什么来产生数据流。在接收器上,我们可以修改诸如粗频率补偿之类的元素,使其更适合硬件实现的架构。所有这些都产生了一个hdl优化的QPSK模型。
这里我们有一个优化了hdl的QPSK接收器示例,使用一种硬件友好的方式实现了各种块。现在我们有了模型的HDL友好版本,我们现在可以生成HDL代码并将其部署到目标上。第一步是生成HDL代码,我们将使用HDL工作流顾问来完成。
这是我的HDL工作流顾问,它将带我一步一步地通过为我的模型生成代码的过程。我已经设定了我的目标和特别提款权选择;在这种情况下,我们的目标是一个SDR平台。下一步是检查我的模型,以确保它是有效的,为HDL代码生成使用有效的块。
我们要做的是运行所有这些模型检查以确保一切正常。既然我们的模型检查已经完成,我们就可以生成HDL代码了。我们可以从很多选项中进行优化。我们有一些基本的报告选项我将会选择这样我们就可以在之后看一下我们的代码生成的一些特性。现在我们将生成我们的HDL代码。
我们的代码生成现在已经完成。让我们来看看我们要求的一些报告。我们能得到的第一件事是我们为它生成代码的模块的代码生成报告。这太棒了。这将告诉你如何瞄准设备。在一个非常高的级别上,您有资源报告,它向您大致显示您将使用多少FPGA。
我们还能够跟踪我们的代码。这样做的好处是你可以从代码到模型,再从模型到代码,这样你就可以得到完整的可追溯性。如果您想查看您的HDL是什么样子的,您可以单击这些超链接中的任何一个,它将带您回到生成该代码的模型中的块。
类似地,您可以转到模型中的任何块,并导航到由该块生成的代码。这在做设计评审之类的事情时非常方便;或者如果您不得不担心标准遵从性,这是一个可跟踪的工作流。
接下来的步骤,很遗憾我们没有时间在这个演讲中展示。这些将是在Simulink中创建和合成一个Vivado项目,然后创建IP核,用于Vivado中的PicoZed SDR参考设计。万博1manbetx这使用了我们的IP核生成工作流来针对Zynq-7000 SoC。
我们还有许多优化HDL性能的选项。当我们生成HDL代码时,我们选择了所有系统默认值。在实际情况中,您可能会开始使用所有默认值,看看您的应用程序运行有多快,然后开始查看速度和面积的各种优化,以获得最佳的HDL代码生成。
在这次讨论中,我们实际上只能触及SDR设计过程的皮毛。如果您对更深入的培训感兴趣,Avnet与MathWorks、Analog Devices和Xilinx将在全球选定的城市提供一系列为期两天的实践研讨会。这些研讨会将带您通过我们在本次网络研讨会中概述的整个设计过程,使用MATLAB、Simulink和PicoZed SDR SOM从设计到生产就业。万博1manbetx
更多信息请访问picozed.org/sdr。如果您没有看到您所在地区安排的研讨会,请联系您当地的Avnet代表,或者您可以通过fpga_expert@mathworks.com联系我们,讨论其他培训安排。
为了充分理解HDL代码生成过程和SDR设计过程,我们可以更深入地研究一些主题。这些链接将在后续的电子邮件中发送给所有网络研讨会注册人。它们还包括关于Zynq工作流程和Zynq培训的资源,关于AD9361模拟模型的更深入分析,以及关于IP核生成工作流程的信息。和往常一样,您可以通过fpga_expert@mathworks.com联系我们。谢谢你!
记录:2015年10月20日