此演示文稿介绍了高级综合工作流中使用(HLS)一种用于无线通信的SoC知识产权快速原型(IP)在诺基亚。该演示介绍了ASIC和表现出良好的设计实践针对HLS的设计和FPGA原型的工作流程。该演示还研究与HDL编码器™在工作流程中,可能出现的问题和解决方案,以克服这些问题HDL代码生成。万博 尤文图斯所述工作流HLS检查一个示例设计,秤和限制IQ-数据的功率。此演示文稿显示了在FPGA环境设计的验证。它集中于评估使用和工作流程针对SoC中的快速原型HDL编码器HLS的好处。
该视频包含演示文稿的亮点。有关详细信息,请查看全长记录。