主要内容

验证

HDL测试平台的生成，并与第三方EDA工具进行协同仿真

Filter Design HDL Coder™提供了为过滤器生成的HDL代码生成测试台的选项。测试平台将生成的输入刺激应用到为过滤器生成的HDL代码中。测试平台将HDL滤波器实现的输出与MATLAB中保存的结果向量进行比较®模拟。您可以配置时钟和重置行为、输入刺激以及生成的测试台的文件位置。

Filter Design HDL Coder还提供了协同仿真功能，以在Mentor Graphics中运行HDL仿真®ModelSim®，或Cadence Incisive®，与Simulink并行万博1manbetx®．使用这个特性来验证您的特性的HDL实现与系统设计的其他部分一起工作。此特性需要一个HDL验证器™许可证。

功能

generatetbstimulus 生成HDL测试台刺激

属性

HDL测试台特性 生成和定制HDL测试平台

主题

使用HDL测试平台进行测试

如何生成和执行一个HDL测试台，以及如何配置测试台属性。

HDL代码与HDL模拟器的联合仿真

如何生成与HDL仿真工具一起使用的协同仿真块和模型。

与第三方EDA工具集成

为第三方HDL工具生成编译和模拟脚本。

特色的例子

HDL逆Sinc滤波器

HDL逆Sinc滤波器

演示了如何生成逆sinc (sin x/x)峰值滤波器的HDL代码，该滤波器增加了前置强调以补偿数模转换器(DAC)固有的sinc响应。输入是一个10位的视频信号，输出被缩放以适应逆sinc响应的增益。
打开生活的脚本
HDL分数延迟(Farrow)滤波器

HDL分数延迟(Farrow)滤波器

说明如何生成用于数字调制解调器中定时恢复的分数延迟(法罗)滤波器的HDL代码。Farrow滤波器结构在下行符号采样之前为所接收的数据流提供可变的分数阶延迟。这种特殊的FIR滤波器结构允许通过一个有效的多项式插值公式实现对滤波器系数的简单处理，以提供可变分数重采样。
打开生活的脚本
用HDL语言实现数字下变频器的滤波器链

用HDL语言实现数字下变频器的滤波器链

使用DSP System Toolbox™和Fixed-Point Designer™设计一个三级、多速率、定点滤波器，实现数字下变频(DDC)的滤波器链，以满足全球移动系统(GSM)规范。
打开脚本

过滤器设计HDL编码器文档

万博1manbetx

尝试MATLAB, Si万博1manbetxmulink和其他产品s manbetx 845

得到审判现在