万博1manbetxSimulink for HDL代码生成与验证

探索、实现和验证FPGA、SoC或ASIC设计，而无需编写HDL代码

在高层次上进行设计和探索，然后直接从MATLAB生成并验证HDL®或仿真万博1manbetx软件®用于FPGA、ASIC或片上系统(SoC)原型或生产项目。

  • 生成优化且可读的VHDL®或Verilog®适用于任何FPGA、ASIC或SoC硬件
  • 将系统级设计与子系统级实现连接起来
  • 使用用于数学、DSP、无线通信、控制和视觉处理的高质量硬件模型构建硬件子系统
  • 使用自动引导转换为定点，或为任何目标设备生成本机浮点操作
  • 直接从Simulink和MATLAB部署和调试原型硬件万博1manbetx
  • 重用算法模型和测试用例

“与传统设计流程相比，基于模型的设计可以更早地验证算法和系统功能，更快地适应规范变化，评估更多的设计方案。基于模型的设计有助于缩小算法专家和RTL工程师之间的差距。”

Mamoru Kamiya, Renesas System Design

任何目标的HDL代码生成

使用高级合成将硬件就绪的MATLAB或Simulink编译为可读、可跟踪和可合成的VHDL或Verilog万博1manbetx HDL代码的技术。该代码经过优化，可跨任何FPGA、ASIC或SoC硬件移植。

无论您的硬件设计经验如何，您都可以生成高质量的HDL代码。通过高水平的工作，您可以快速探索硬件体系结构权衡，以满足您的目标，并自动生成HDL代码和接口。

了解更多

探索产品s manbetx 845

基于模型的设计协作

通过Sim万博1manbetxulink，算法开发人员可以与硬件、软件和模拟设计工程师合作。他们可以使用相同的模型设计，探索折衷方案，并在开始实施之前验证系统架构。

直接从这些模型生成HDL代码可以让您适应变化，并保持VHDL或Verilog、模型和需求之间的可跟踪性。

了解更多

探索产品s manbetx 845

支持HDL的模型和示例

使用模拟算法硬件实现并生成高质量HDL代码的高级块构建您的设计。模块包括数学、三角学、数字信号处理、无线通信以及视频和图像处理。您可以将子系统级知识产权用于5G/LTE无线和视觉处理。

了解更多

探索产品s manbetx 845

定点容易

自动转换您的数据类型从浮点到定点实现。这可以让您平衡资源使用和准确性。

如果您的设计具有需要高精度或高动态范围的计算，或者如果您希望在转换为定点之前生成原型，则可以生成可合成的目标本机浮点高密度脂蛋白。

了解更多

探索产品s manbetx 845

FPGA与SoC的自动原型化

适用于Xilinx的流行FPGA和SoC原型平台®,英特尔®，Microsemi®，和Speedgoat，您可以生成所需的所有内容对设备进行编程只需按下一个按钮。原型可以作为独立设备运行，也可以连接到MATLAB或Simulink进行刺激和调试。然后，您可以在任何FPGA、ASIC或SoC上重新使用它进行生产实现。您还可以设置自定义原型板，以便于编程万博1manbetx。

了解更多

探索产品s manbetx 845

重用模型和测试以进行验证

将您的MATLAB或Simulink模型和测试与运行万博1manbetx在Mentor Graphics中的手写或生成的HDL代码一起进行联合仿真®或节奏®然后将这些模型和测试导出为SystemVerilog DPI-C组件，供您的UVM或自定义验证环境。

了解更多

探索产品s manbetx 845

让我们知道我们可以如何帮助你。

联系我们进行定制评估，并根据您的需要获取定价。

开始