在传统的VHDL中®或Verilog®测试台，HDL代码用于描述刺激到逻辑设计和检查设计的输出是否符合规范。然而，许多工程师使用MATLAB®和仿真软万博1manbetx件®帮助创建VHDL或Verilog测试台，因为该软件提供了高效紧凑的表示法来描述算法，以及用于检查算法行为的可视化工具。
以这种方式使用MATLAB和Simulink的工程师有多种万博1manbetx选择来验证算法的HDL实现是正确的。
使用HDL协同仿真进行验证
使用MATLAB或Simulin万博1manbetxk测试台结合HDL模拟器来验证待测设计(DUT)。高密度脂蛋白校验™自动化这cosimulation处理并执行MATLAB或Simulink与HDL模拟器之间的通信和同步。万博1manbetxMATLAB或Simulin万博1manbetxk测试平台可以将HDL模拟器的输出值与真实模型的期望值进行比较，并报告错误比较。
使用fpga在环仿真进行验证
使用MATLAB或Simulin万博1manbetxk测试台与已编程成赛灵思公司®，英特尔®,或美高森美®FPGA开发板FPGA-in-the-loop模拟．HDL验证器可以与FPGA厂商工具结合使用来编译HDL，构建编程文件，将其加载到开发板上，并执行MATLAB或Simulink会话与板之间的通信。万博1manbetx有了fpga在环仿真，就不需要生成Verilog或VHDL测试台，因为MATLAB或Simulink可以达到这个目的。万博1manbetx
使用SystemVerilog DPI测试台进行验证
SystemVerilog是Verilog的扩展，用于测试平台的开发，所有流行的HDL模拟器都支持SystemVerilog。万博1manbetx通过SystemVerilog直接编程接口(DPI)，您可以将C/ c++代码与Synopsys等模拟器集成在一起®风投公司®,节奏®敏锐的®或Xcelium™和Mentor Graphics®ModelSim®或者,®．将HDL验证器与MATLAB Coder™或Simulink Coder™结合使用，您可以生成SystemVer万博1manbetxilog DPI测试台，用于生产验证环境。
HDL验证器可以以两种不同的形式生成SystemVerilog DPI测试台:
- 组件测试的板凳球员。如果从Simulink子系统生成C组件用作DPI组件，则可以选择生成Sys万博1manbetxtemVerilog测试台。测试台根据测试结果验证生成的DPI组件数据向量从你的Simulin万博1manbetxk模型。
- HDL代码测试台:如果您使用HDL Coder从Simulink子系统生成HDL代万博1manbetx码，您可以选择生成SystemVerilog测试台。这个测试台比较HDL实现的输出与Simulink模型的结果相反。万博1manbetx
使用通用验证方法（UVM）进行验证
HDL验证器也可以直接从Simulink模型生成UVM组件。万博1manbetxHDL验证器从测试平台的模型生成SystemVerilog UVM序列和计分板组件。它还为被测行为设计(DUT)生成SystemVerilog文件。行为DUT可以用手工编码的RTL或使用HDL Coder生成的RTL替换。
生成的组件可以作为一个完整的UVM环境在西门子EDA ModelSim中运行®或者,®,节奏®尖晶石™, 还是通俗®风投公司®．
