HDL代码生成

从MATLAB生成HDL代码^®和Sim万博1manbetxulink^®

要在FPGA或ASIC上实现DSP设计，可以使用HDL编码器™ 或滤波器设计HDL编码器™. 这两种产品都生成可合成和可移植的VHDLs manbetx 845^®和Verilog^®代码，并生成VHDL和Verilog测试台，用于快速模拟、测试和验证生成的代码。

HDL编码器-从Simulink或MATLAB设计生成万博1manbetx代码。这种支持包万博1manbetx括过滤器、数学和信号操作，以及为资源使用和性能而优化的其他算法，如FFT-HDL优化,IFFT HDL优化,NCO-HDL优化块。有关如何使用HDL Coder生成HDL代码的基本示例，请参见生成可编程FIR滤波器的HDL代码.
滤波器设计HDL编码器-从MATLAB滤波器设计生成代码。您可以使用Generate HDL用户界面或使用命令行选项访问代码和测试台生成功能。这些功能还与过滤器设计器应用程序集成。有关如何使用过滤器设计HDL编码器生成HDL代码的示例，请参阅巴特沃斯滤波器（滤波器设计HDL编码器）。

要在Simulink或MATLAB中调试设计，请使万博1manbetx用逻辑分析仪波形查看器。

万博1manbetx模型可视化工具

逻辑分析仪

可视化、测量和分析随时间变化的转换和状态

功能

生成hdl 为量化DSP滤波器生成HDL代码（需要滤波器设计HDL编码器）

主题

DSP系统工具箱的HDL代码生成支持万博1manbetx

选择支持使用HDL编码器生成HDL代码的块和系统对象。万博1manbetx

查找支持HDL代码生成的块和系统对象万博1manbetx

使用Simuli万博1manbetxnk库浏览器查找HDL代码生成所支持的块。万博1manbetx

为过滤器系统对象生成HDL代码(Filter Design HDL编码器)

了解从过滤器系统对象生成HDL代码的细节。

HDL滤波器结构

选择HDL代码生成参数以控制过滤器架构中的速度与面积权衡。

过滤器的子系统优化

选择资源共享和管道优化选项。

高吞吐量HDL算法

为HDL代码生成选择一个支持基于框架的输万博1manbetx入的块。

用逻辑分析仪显示多个信号

使用逻辑分析仪可视化可编程FIR滤波器的多个信号。

特色实例

生成可编程FIR滤波器的HDL代码

演示如何为可编程FIR滤波器生成HDL代码。通过使用主机接口将系数加载到内部寄存器，可以将过滤器编程为所需的响应。

打开脚本

为多通道FIR滤波器生成HDL码

演示如何为具有多个输入数据流的离散FIR滤波器生成HDL代码。

打开脚本

为高通量信道化器生成HDL代码

使用多相滤波器组技术为高通量（每秒千兆采样数，GSPS）信道化器生成HDL代码。

打开脚本

为FFT HDL优化块生成HDL代码

FFT和IFFT HDL优化块和系统对象支持许多应用程序的模拟和HDL代码生成。它们提供了两种针对不同用例优化的体万博1manbetx系结构：流基数2 ^ 2-用于高吞吐量应用。使用矢量输入时，可达到每秒千兆采样数。

打开脚本

用HDL语言实现数字下变频器的滤波器链

使用DSP系统工具箱™ 和定点设计器™ 设计一个三级、多速率、定点滤波器，实现数字下变频器（DDC）的滤波器链，其设计符合全球移动通信系统（GSM）规范。

打开脚本

优化的定点FIR滤波器

优化定点FIR滤波器。优化可参考滤波器响应的特性，例如阻带衰减或实现特定规范所需的位数。该功能对于针对具有特定字长的多个可配置系数的硬件的用户和/或在ASIC和FPGA上通常存在的需要探索较大设计空间的情况下特别有用。硬件设计者通常可以用更少的位来交换更多的系数，反之亦然，以优化不同的ASIC或FPGA。

打开脚本