HDL验证器™允许您测试和验证Verilog®和硬件描述语言(VHDL)®fpga、asic和soc的设计。您可以在运行于MATLAB中的测试平台上验证RTL®或仿真万博1manbetx软件®使用协同仿真与HDL模拟器。这些相同的测试平台可以与FPGA和SoC开发板一起使用,以验证硬件中的HDL实现。
HDL Verifier提供了在Xilinx上调试和测试FPGA实现的工具®和英特尔®董事会。您可以使用MATLAB对内存映射寄存器进行读写,以便在硬件上测试设计。您可以在设计中插入探针,并设置触发条件,将内部信号上传到MATLAB中进行可视化和分析。
HDL验证器生成验证模型用于RTL测试工作台,包括通用验证方法论(UVM)测试工作台。这些模型在支持SystemVerilog直接编程接口(DPI)的模拟器中本机运行。万博1manbetx
设置并运行ModelSim®和MATLAB试验台会话。
用Simulink测试平台验证HDL模块万博1manbetx
设置使用Simulink来验证简单VHDL模型的HDL验证器会话的步骤。万博1manbetx
此示例指导您通过使用Cosimulation Wizard设置HDL验证器™应用程序的基本步骤。
用Simulink验证凸余弦滤波器的设计万博1manbetx
提供如何使用协同仿真向导创建用于协同仿真的Simulink模型的说明。万博1manbetx
本示例展示了如何配置Simulink®模型,以使用tlmgenerator目万博1manbetx标为Simulink Coder™或Embedded Coder™生成SystemC™/TLM组件。
这个例子向您展示了如何使用HDL Verifier™设置fpga在环(FIL)应用程序。
这个例子向您展示了如何使用FPGA-in-the-Loop仿真验证Filter design HDL Coder™生成的数字上转换器设计。
为生成的HDL代码选择一个测试平台(高密度脂蛋白编码器)
选择一个生成的测试工作台。
使用HDL工作流顾问生成测试台并启用代码覆盖(高密度脂蛋白编码器)
使用HDL工作流顾问为生成的HDL代码生成测试台和代码覆盖。
HDL验证软件由MATLAB函数、MATLAB系统对象™和Simulink块库组成,所有这些都建立了HDL模拟器和MATLAB或Simulink之间的通信链接。万博1manbetx
HDL验证器与Simulink或MATLAB和H万博1manbetxDL Coder™和支持的FPGA开发环境一起工作,为FPGA中万博1manbetx实现准备自动生成的HDL代码。
HDL验证器允许您创建一个可以在任何兼容osi的TLM 2.0环境中执行的SystemC事务级别模型(TLM),包括一个商业虚拟平台。
HDL验证器的工作万博1manbetx仿真软件编码器™或MATLAB编码器在SystemVerilog组件中使用直接编程接口(DPI)生成C代码来导出一个子系统。