开始使用高密度脂蛋白验证器

测试和验证Verilog和硬件描述语言(VHDL)使用HDL模拟器和FPGA板

HDL验证器™ 允许您测试和验证Verilog^®和硬件描述语言(VHDL)^®FPGA、ASIC和SOC的设计。您可以根据MATLAB中运行的测试台验证RTL^®或仿真万博1manbetx软件^®使用与HDL模拟器的联合仿真。这些相同的测试平台可以与FPGA和SoC开发板一起使用，以验证硬件中的HDL实现。

HDL验证器提供了在Xilinx上调试和测试FPGA实现的工具^®和英特尔^®董事会。您可以使用MATLAB对内存映射寄存器进行读写，以便在硬件上测试设计。您可以在设计中插入探针，并设置触发器条件，以便将内部信号上传到MATLAB中进行可视化和分析。

HDL Verifier生成用于RTL测试平台的验证模型，包括通用验证方法(UVM)测试平台。这些模型在支持SystemVerilog直接编程接口(DPI)的模拟器中本地运行。万博1manbetx

安装和配置

万博1manbetx支持EDA工具和硬件

教程

HDL协同模拟

用MATLAB测试平台验证HDL模块

设置并运行ModelSim^®和MATLAB测试台会话。

使用Simulink测试台验证HDL模块万博1manbetx

建立使用Simulink验证简单VHDL模型的HDL验证器会话的步骤。万博1manbetx

HDL代码导入

MATLAB系统对象的协同仿真向导

这个示例指导您通过使用协同仿真向导设置一个HDL验证器™应用程序的基本步骤。

使用Simulink验证升余弦滤波器设计万博1manbetx

提供有关使用协同模拟向导创建用于协同模拟的Simulink模型的说明。万博1manbetx

TLM组件代

TLM生成器入门

这个例子展示了如何配置Simulink®模型，使用Simulink Code万博1manbetxr™或Embedded Coder™的tlmgenerator目标生成SystemC™/TLM组件。

FPGA在环（FIL）

验证了用fpga在环实现PID控制器的HDL实现

这个示例向您展示了如何使用HDL验证器™设置fpga在环(FIL)应用程序。

在环路中使用FPGA验证数字上变频器

这个例子向您展示了如何使用fpga在环仿真验证Filter design HDL Coder™生成的数字上变频器设计。

验证生成的HDL代码与HDL工作流顾问(需要HDL编码器许可)

为生成的HDL代码选择一个测试平台(高密度脂蛋白编码器)

选择生成的测试台。

使用HDL工作流顾问生成测试台并启用代码覆盖率(高密度脂蛋白编码器)

使用HDL Workflow Advisor为生成的HDL代码生成测试平台和代码覆盖率。

设计验证的自动化

HDL协同模拟
HDL验证器软件由MATLAB函数（一个MATLAB系统对象）组成™, 以及Simulink模块库，所有这些模块都在HDL模拟器和MATLAB或Simulink之间建立通信链路。万博1manbetx
FPGA验证
HDL Verifier与Simulink或MA万博1manbetxTLAB和HDL Coder™以及支持的FPGA开发环境一起工作万博1manbetx，以准备自动生成的HDL代码，以便在FPGA中实现。
TLM组件代
HDL Verifier允许您创建SystemC事务级别模型（TLM），该模型可以在任何OSCI兼容的TLM 2.0环境中执行，包括商业虚拟平台。
SystemVerilog DPI组件生成
HDL验证器的工作万博1manbetxSimulink编码器™或MATLAB编码器通过直接编程接口（DPI）将子系统导出为SystemVerilog组件内生成的C代码。