使用Mixed-Signal Blockset™建模一个商用现货的整数- n锁相环(PLL)，其双模预分频器工作在4ghz左右。你可以验证锁相环的性能，包括相位噪声。

预测锁相环输出的相位噪声，利用锁相环测试平台对锁相环进行仿真，并将仿真结果与理论预测进行比较。

调整被动环路滤波器的组件以改善锁相环（PLL）系统的环路带宽。为了获得所需的循环频率响应，该示例使用Control系统工具箱™软件中提供的固定结构调谐方法计算环路滤波器参数。PLL系统使用来自混合信号块集™库的参考架构块进行建模。

使用Mixed-Signal Blockset™建模数字锁相环。在数字锁相环路中，相位检测由时间数字转换器(TDC)完成，环路滤波由数字滤波器完成，振荡器为数字控制振荡器(DCO)。本示例演示了TDC的行为模型，使用DSP system Toolbox™中的双四滤波器作为数字环路滤波器，并使用来自混合信号块集的VCOs和dac来建模DCO。