特定分野の専門家およびハドウェアエンジニアは，matlab®およびS万博1manbetximulink®を使用して，Xilinx®FPGA，およびZynq®SoCデバ邮箱ス上に展開するためのプロトタ邮箱プおよび量産アプリケ邮箱ションを開発します。
MATLABとSi万博1manbetxmulinkを使用すると，次のことが可能になります。
- システムレベルでのハドウェアアキテクチャのモデル化
- コドを記述しないFPGAまたはSoCのプログラミング
- MATLABおよび仿真万博1manbetx软件製品を使用したFPGAまたはSoCのシミュレーションおよびデバッグ
- FPGAまたはSoC統合用の量産HDLおよびCコドの生成
当社は専門分野にいて十分な経験がありますが，fpga統合の経験はほとんどありません。万博1manbetx仿真软件とHDL编码器を使用することで,自社製品のためのインテリジェントなアルゴリズムの設計に注力できるようになり,設計したアルゴリズムを特定のFPGAで簡単に実行できるようになりました。」
鲍里斯·范·阿莫龙根，奥罗里亚
モデリングとシミュレション
モデルベースデザインに仿万博1manbetx真软件を使用することにより,ハードウェア実装を高位でモデル化し,システムコンテキストでシミュレーションすることで,Xilinx FPGAおよびZynq SoCアプリケーションの開発時間を短縮できます。また，リソスの使用を効率化するために固定小数点に量子化したり，合成可能なネ邮箱ティブ浮動小数点HDLを生成してFpgaをより簡単にプログラムしたりすることもできます。
HDL Coder™は，信号処理、無線通信、モタと電力制御，および画像/動画処理などのアプリケーション用に,高密度脂蛋白対応万博1manbetxの仿真软件功能およびMATLAB函数ブロックから直接合成可能な硬件描述语言(VHDL)®またはVerilog®を生成します。
用于DSP的Xilinx系统生成器およびXilinx模型编写器は,システムレベルのシミュレーションとハードウェアへの展開のためにXilinx固有のブロックを仿真软万博1manbetx件に追加します。系统发电机ブロックをネイティブ仿真软件ブロックと統合して万博1manbetx,高密度脂蛋白コードを生成することができます。
SoC Blockset™を使用すると，メモリの使用やスケジュリング/OSの影響など，Zynq UltraScale+ MPSoCおよびRFSoCデバ称霸スのハドウェアとソフトウェアの相互作用のパフォマンスを解析することができます。
同じ設計に浮動小数点演算と固定小数点演算を混在させます。この三角関数演算は，標準のXilinx FPGAリソスを使用して浮動小数点で実装されます。
MATLABおよび仿真万博1manbetx软件でのライブ解析を使用した,Xilinx Zynq SoCソフトウェア無線プラットフォームで実行されている無線アプリケーションのプロトタイプ。
FPGAベスおよびZynq SoCベスのプラットフォムにおけるプロトタピング
プロトタピングを開始するには，サポトパッケジをダウンロドして，ラブ無線のソフトウェア無線、ブラシレスdcモタ制御，ララ動画および画像処理，またはディプラニング推論処理用の,事前に構成されたXilinx FPGAおよびZynq SoCベースの評価プラットフォームをターゲットにすることができます。高密度脂蛋白编码器では,仿万博1manbetx真软件から直接FPGAまたはSoCをプログラミングする手順が用意されています。HDLコドを書く必要はありません。
複数の手法から選択して,MATLABおよび仿真万博1manbetx软件から直接FPGAプロトタイプをデバッグできます。IPを挿入して阿喜レジスタの読み取りまたは書き込みを行い, MATLABとオンボードメモリ位置の間で大きな信号または画像ファイルを転送するか,MATLABで解析できるよう,内部の信号からFpgaへデタをキャプチャするか，あるいは，MATLABまたはSi万博1manbetxmulinkテストベンチを使用してFpga econf leンザルeconf leプを実行している評価キットでアルゴリズムをテストします。
量産統合のためのHDLおよびIPコアの生成
HDLコド生成機能のHDLブロックプロパティをサポートするほとんどのブロックでは,パイプライン挿入,リソース共有,RAMマッピングなどのカスタムハードウェア実装オプションを指定することができます。HDLコド生成の設定を使用すると,最適化,リセットスタイル,クロックイネーブル,命名規則などをグローバルにカスタマイズすることができます。万博1manbetx仿真软件で実装アーキテクチャを設計する機能とともに,Xilinx FPGAおよびZynq SoCデバイスの速度と面積の最適化を完全に制御することができます。
Vivado®の非アルゴリズムコンテンツと統合するために,可読性に優れた論理合成可能なRTLを生成することができます。Zynq用のHDL Coderサポトパッケジを邮箱ンスト邮箱ルしている場合は，Arm®プロセッサやその他のデバイスコンポーネントと通信するための各種のAXIプロトコルを使用するIPコアラッパーを生成することができます。Zynq用のEmbedded Coder®サポトパッケジを使用して、手臂アプリケーションプロセッサをプログラムするためのドライバおよびアプリケーションソフトウェアを生成することができます。
生成されたHDLおよびIPコアのレポ。IPコアの生成レポートには,AXIレジスタおよびプロトコルへの設計の入出力マッピングが記載されます。
高密度脂蛋白を生成できるI / Oマッピングを伴うプレースホルダーを使用して,カスタムリファレンス設計を定義します。
ご不明な点があればご連絡ください。
カスタム評価とニズに合った価格にいては，お問い合わせください。
5g nr無線通信のfpgaへの展開
完全なワクフロに，ホワ。
您也可以从以下列表中选择网站: