英特尔FPGAおよびSoC
Intelデバaapl . exeスでアルゴリズムのモデリング，検証，およびプログラミングを行います。
特定分野の専門家およびハ，ドウェアエンジニアは，matlab®およびS万博1manbetximulink®を使用して，英特尔®FPGAおよびSoCデバイス上に展開するためのプロトタイプおよび本番環境アプリケーションを開発します。MATLABとSi万博1manbetxmulinkを使用すれば，次のことが可能になります。
- システムレベルでのハ，ドウェアア，キテクチャのモデリング
- コドを記述しないfpgaのプログラミング
- MATLABおよび仿真万博1manbetx软件のツールを使用したFPGAのシミュレーションおよびデバッグ
- 本番環境のFPGAおよびSoC設計の実行
“メカトロニクスシステムのエンジニアとしての私の専門は制御システムとそのモデルであって,高密度脂蛋白やFPGAではありません。モデルベースデザインでは,コントローラーと,制御されているシステムに関する私の洞察や知識を活用して,通常FPGAエンジニアが行う作業の多くを実行し,作業負荷を軽減できます。」
Rob Reilink, DEMCON
MATLABをIntel FPGAおよびSoCで使用する
Fpgaプログラミングのモデリング
MATLABおよび仿真万博1manbetx软件を使用してハードウェアアーキテクチャをアルゴリズムに追加します。これには，定点量化(30:45)が含まれるため，リソ，スをより効率的に使用できます。また本机浮点(9:19)コ，ド生成も含まれるため，fpgaをより簡単にプログラミングできます。テストとゴ，ルデンリファレンス·アルゴリズムを再利用して，一連の改良点をシミュレ，トします。
高密度脂蛋白编码器™は,信号処理、ワ@ @ヤレス通信、モ，タ，と電力制御，および画像/動画処理などのアプリケーション用に,高密度脂蛋白対応万博1manbetxの仿真软件およびMATLAB関数ブロックから直接合成可能な硬件描述语言(VHDL)またはVerilogを生成します。Intel DSP Builderは,シミュレーションおよびHDLコード生成のためにネイティブブロックと統合できる英特尔固有のブロックを仿真软件に追加し万博1manbetxます。
SoC Blockset™を使用して,メモリの使用やスケジューリング/ OSの影響など,ハードウェアアーキテクチャおよびソフトウェアアーキテクチャの影響を解析します。
英特尔FPGAおよびSoCのプログラミング
高密度脂蛋白编码器では,仿万博1manbetx真软件から直接FPGAまたはSoCをプログラミングする手順が用意されています。コ，ドを書く必要はありません。高密度脂蛋白编码器から、AXI インターフェイスと共に合成可能な VHDL または Verilog を最適化および生成して SoC に接続できます。そこから Embedded Coder を呼び出して、C/C++ を生成し、組み込みプロセッサで実行するソフトウェアをプログラミングします。
嵌入式CoderrおよびHDL编码器で使用する英特尔FPGAおよび英特尔SoCデバスのサポトパッケジがダウンロドできます。これらは,英特尔第四的'合成,配置配線,およびFPGA / SoCプログラミングを自動化します。
Fpgaのシミュレ，ションとデバッグ
はHDL匹配器,MATLABおよび仿真软件のテスト環万博1manbetx境を再利用してFPGA設計を検証します。
cosimulation(35分)では,导师图形または节奏设计系统のシミュレータで実行されているVerilogまたは硬件描述语言(VHDL)設計に接続されたMATLABまたは仿真软件のテストベンチを自動的に実行できます。万博1manbetx
Fpgaンザルプシミュレションは，etc . etc .サネット，jtag，またはpci - express(2:52)経由で，サポ，トされているIntel FPGAボ，ドにMATLABまたはSim万博1manbetxulinkテストベンチを接続します。
AXI Master程序:ンタ，フェ，スとしてのMATLAB(5)として使用してデータをFPGAに送信し,内部テストポイントを使用してFPGAをデバッグするための数据捕获(4:09)ロジックを挿入します。
本番環境のFPGAおよびSoC設計
特定分野の専門家およびハードウェアエンジニアは,MATLABおよび仿真软万博1manbetx件を使用して,ワ@ @ヤレス、图像/视频处理(20:59)、电机及电源控制(24:20)，およびセ，フティクリティカルなアプリケ，ション向けに，本番環境のFPGAおよびSoCを共同設計しています。
HDL编码器の高レベルの合成の优化(49:42)は,生成されたRTL,モデル,および要件間のトレーサビリティを維持しながら設計の目標を達成するのに役立ちます。これは，做- 254のような信頼性の高いワ，クフロ，で重要です。高密度脂蛋白编码器は,合成可能な VHDL および Verilog に加えて、Quartus Prime に簡単にプラグインできるIPコアをシステム統合用に生成します。また，高密度脂蛋白验证器はテストベンチ開発をスピ，ドアップするのに役立验证模型(19)を生成します。
ご不明な点があればご連絡ください。
カスタム評価とニズに合った価格にいては，お問い合わせください。
